- •Логічні ел-ти ттл/ттлш: базовий логічний елт. Аналіз амплітудно-передаточної (амплітудної або статичної) хар-ки. Статичні та динамічні параметри.
- •1.2 Логічни ел-ти з трьома станами виходу. Принцип дії. Впорядкування роботи декількох ел-тів на одну спільну лінію інтерфейсу (магістральні інтерфейси)
- •1.3 Логічн ел-ти моп/кмоп: базовий лог ел-т. Аналіз амплітудно-передаточної (амплітудної або статичної) хар-ки. Статичні та динамічні параметри.
- •1.4 Тригери: класифікація та коротка характеристика різних типів тригерів. Особливості схемотехнічної реалізації та функціонування.
- •1.5 Регістри: призначення та класифікація. Паралельні та послідовні регістри. Особливості схемотехнічної реалізації та функціонування.
- •1.6 Лічильники: призначення та класифікація. Асинхронні лічильники. Особливості схемотехнічної реалізації та функціонування.
- •1.7. Синхронні лічильники: особливості схемотехнічної реалізації та функціонування.
- •1.8. Дешифратори: визначення, класифікація, способи побудови та функціонування. Линейный или одноступенчатый дешифратор.
- •1.9 Шифратори. Визначення, принципи побудови та особливості функціонування. Клавіатурні, пріоритетні шифратори, кодоперетворювачі.
- •1.10. Мультиплексори: визначення, принципи побудови та функціонування.
- •1.11. Демультиплексори: визначення, принципи побудови та функціонування.
- •1.12. Суматори комбінаційного типу: призначення, класифікація та принципи побудови.
- •1.13. Накопичуючі суматори та особливості їхнього функціонування.
- •1.14 Моделювання аналогових та цифрових схем за допомогою пакетів ewb і micro-cap: послідовність дій при моделюванні. Одержання та оформлення результатів.
- •Мультиметр
- •Генератор слов
- •Логический анализатор
- •Логический преобразователь
- •Осциллограф.
- •Разработка схем цифровых устройств
- •5.1. Вывод элементов схем на рабочую поверхность
- •Монтаж схем
- •1.15 Особливості та принципи побудови пристроїв з використанням «жорсткої» та «програмованої» логіки.
- •1.16 Основні функції алгебри логіки та логічні елементи для їх реалізації. Закони алгебри логіки.
- •1.17 Синтез логічних схем в базисах (і, або, ні), і-ні, або-ні.
- •1. Абстрактный синтез
- •2. Схемный синтез
- •1.18 Типи даних та структури команд в мп intel (на прикладi 486)
- •1.19. Архітектура системного інтерфейсу сучасних пк. Призначення компонент. Режими передачі інформації по системним шинам.
- •1.20. Розподілення системних ресурсів між компонентами пк. Технологія PnP та її реалізація в шинах pci та isa/eisa.
- •1.21. Засоби кешування мп. Призначення та характеристики. Типи кеш-пам'яті. Режими роботи при читанні/записуванні інформації.
- •1.22. Призначення та організація системної пам'яті. Фізична організація мікросхем пзп, статичного та динамічного озп. Типи динамічної пам’яті (fpm, edo, bedo, sdram).
- •1.23. Архітектура та принцип роботи годинника реального часу rtc та cmos пам'яті. Можливості програмування.
- •1.24. Архітектура системного таймера та призначення каналів таймера. Режими роботи каналів таймера. Можливості програмування.
- •1.25. Архітектура та організація підсистеми dma (кпдп) в пк. Керуюча інформація та програмування.
- •1.26. Організація переривань в пк, пріоритети при обробці переривань. Режими роботи та програмування.
- •1.27. Архітектура та принцип роботи підсистеми клавіатури. Призначення компонент. Та можливості програмування.
- •1.28. Архітектура відеосистеми пк. Управління відеосистемою. Режими. Структура відеопам'яті.
- •1.29. Логічна організація дискових накопичувачів зовнішньої пам'яті. Основні області (boot, fat, root, data area).
- •1.30. Архітектура та управління контролером нжмд. Структура команд.
- •1.31. Архітектура та управління com-портом. Призначення регістрів.
- •1.32. Архітектура та управління lpt – портом в режимах ecp epp.
- •1.33. Архітектура scsi шини.
- •1.34. Архітектура usb шини.
- •2.1 Методи відокремлення каналів у багатоканальних системах передачі даних.
- •2.2 Перетворення, кодування, модуляція. Призначення цих процесів при передаванні даних. Теорема котєльнікова (найквіста).
- •2.3 Модуляція. Різновиди модуляції. Швидкість маніпуляції.
- •2.4 Кількість інформації. Ентропія. Надмірність.
- •2.5 Класифікація завад. Властивості флуктуаційних завад.
- •2.6 Амплітудна маніпуляція. Модулятор та детектор. Спектр сигналу та потрібна смуга перепускання каналу.
- •2.7 Частотна маніпуляція. Модулятор, детектор.
- •Фазова маніпуляція. Спектр сигналу та потрібна смуга перепускання каналу. Відносна фазова маніпуляція та детектування.
- •2.9. Різновиди фазової маніпуляції: двфм, твфм, кам.
- •2.11. Класифікація похибкостійких кодів. Вирази для розрахунку віроємності невиявленої помилки для кодів із сталою вагою та для кодів з контролем за паритетом
- •2.12. Первичные коды и способы расширения кодировочной таблицы. Esc-последовательности принтеров.
- •2.13. Причины использования модуляции при передаче данных. Разновидности модуляции и необходимые полосы пропускания линий связи.
- •2.14. Геометрическая интерпретация сигналов и помех. Идеальный приёмник котельникова и другие варианты построения приёмников двоичных сигналов.
- •2.15. Синхронизация в аппаратуре передачи данных и в устройствах считывания магнитных записей, способы кодирования, которые повышают надёжность синхронизации битов.
- •Параллельный метод
- •Последовательный метод
- •2.16. Модемы как периферийные устройства. Система команд хейза. Модемы серии mnp. Особенности модемов классов mnp-5,7,10. Команды модема.
- •2.17. Методы магнитного записывания информации и их применение.
- •2.18. Частотный и модифицированный частотный методы записи информации. Формат сектора на гибком диске. Способы позиционирования головок в дисковых устройствах магнитного записывания информации.
- •2.19. Елементи формату сектору, що забезпечують бітову та байтову синхронізацію під час зчитування інформації з гнучких дисків.
- •2.22. Cтандарт багаторівневого керування мережею (модель взаімодії відкритих систем – open system interconnection, osi). Поняття протоколу, інтерфейсу, стеку протоколів.
- •2.24. Протоколи канального рівня: асинхронні, синхронні (символьно-орієнтовані, біт-орієнтовані). Протоколи з встановленням з’єднання та без встановлення.
- •Синхронные символьно-ориентированные и бит-ориентированные протоколы
- •Передача с установлением соединения и без установления соединения
- •2.25 Локальна мережа ethernet. Топології, стандарти, доступ до мережі, структура кадру, розрахунок продуктивності, колізії, домен колізій та організація роботи мережі.
- •Максимальная производительность сети Ethernet
- •Форматы кадров технологии Ethernet
- •Глобальные связи на основе сетей с коммутацией каналов
- •Isdn - сети с интегральными услугами
- •2.28.Протокол ip та його функції. Структура ip-пакету та його параметри. Маршрутизація в ip-мережах. Фрагментація ip–пакетів. Зборка фрагментів.
- •Источники и типы записей в таблице маршрутизации:
- •Фрагментация ip-пакетов
- •2.29. Тенденції розвитку мікропроцесорної техніки. Структура та режими функціонування сучасних мікропроцесорів.
- •2.30. На базі існуючих технічних рішень провести розробку структурної схеми мікропроцесора.
- •2.31. Сегментація пам’яті в захищеному режимі. Розробка дескрипторів сегментів. Формування лінійної адреси при звертанні до пам’яті.
- •2.32. Обробка переривань в захищеному режимі. Види виключень. Формування дескриптивної таблиці переривань.
- •5.9. Приклад обробки пеpеpивань в захищеному режимi
- •5.9.1. Опис програми p_int
- •2. 34 Захист пам’яті. Рівні привілеїв. Особливості захисту сегментів даних, стеку, коду та пристроїв введення/виведення.
- •2.35. Апаратні засоби підтримки багатозадачної роботи мікропроцесора. Структура аблиці стану задач. Алгоритми та механізми переключення задач.
- •2.36.Алгоритми та механізми переключення задач
- •2.37. Сторінкова організація пам’яті. Розробка покажчиків таблиць та сторінок формування фізичної адреси для 4к-, 2м- і 4м-байтних сторінок.
- •3.1. Засоби захисту носіїв інформації. Записування за межами поля форматування. Зміна довжини сектора. Чергування секторів.
- •3.5. Процеси. Контекст процесу. Стани процесів та переходи між ними. Системні виклики для забезпечення життєвого циклу процесу.
- •3.6. Керування пам’яттю. Основні задачі. Моделі пам’яті. Системні виклики для роботи з пам’яттю.
- •3.7. Операційні системи. Склад ос. Вимоги до сучасних ос. Архітектурні напрямки побудови ос.
- •Монолитные системы
- •Многоуровневые системы
- •Модель клиент-сервер и микроядра
- •3.8. Монопольні ресурси. Проблема тупиків. Дисципліни розподілу ресурсів. Пошук тупиків та їх знищення.
- •3.9. Паралельне виконання процесів. Формулювання задачі «виробники-споживачі» та методи її вирішення.
- •3.10. Засоби взаємодії процесів. Порівняльна характеристика базових механізмів ipc.
- •3. 12 Субд. Основні функції. Види субд.
- •3.13 Реляційні бази даних. Основні поняття, властивості відношень, модель даних, реляційні операції і обчислення. Базовые понятия реляционных баз данных.
- •1. Тип данных
- •2. Домен
- •3. Схема отношения, схема базы данных
- •4. Кортеж, отношение
- •1.Отсутствие кортежей-дубликатов
- •2. Отсутствие упорядоченности кортежей
- •3. Отсутствие упорядоченности атрибутов
- •3.14.Колірні простори rgb та cmyk. Сфера застосування та та причини їх розходження. Одержання кольорів одного простору через значення кольорів іншого.
- •3.16 Провести порівняння технологій взаємодії процесів у локальній мережі. Поштові скриньки. Іменовані канали. Вилучений виклик процедур. Гнізда.
- •3.17 Провести порівняння методів побудови багаторівневих програмних засобів. Динамічні бібліотеки. Com і activex. Провайдери. Служби. Драйвера.
- •3.18 Загальні вимоги і архітектури інтерфейсу користувача . Можливості, переваги і недоліки діалогових, однодокументних і багатодокументних прикладень.
- •3.19 Типи даних та структури команд в мп Intel.
- •3.20 Організація переривань в пк, пріоритети при обробці переривань. Режими роботи та програмування.
- •3.21 Архітектура відеосистеми пк. Управління відеосистемою.
- •3.22 Режими відеосистеми. Структура відеопам'яті.
- •3.23 Логічна організація дискових накопичувачів зовнішньої пам'яті. Основні області (boot, fat, root, data area).
- •3.24 Двійкова логіка. Булеві функції однієї та двох змінних. Кількість булевих функцій n-змінних. Суперпозиція булевих функцій.
- •3.25. Тестова діагностика мереж пк. Утиліта ping: організація роботи, типи повідомлень. Поясніть можливий приклад роботи утиліти.
- •Технические характеристики системной платы
- •3.27. Відеосистема пк. Основні експлуатаційні характеристики. Отримання інформації про відеосистему пк та результатів тестування з допомогою програми класу checkit. Пояснити можливі результати.
- •Возможные тесты видеосистемы:
- •3.28. Реалізація анімації зображення в web-сторінках з використанням додаткових графічних файлів і без них (тільки текстом html-файлу).
- •3.29. Колір – як засіб керування психікою і поведінкою людини. Реалізація колірної гармонії у графічному зображенні.
- •Понятие цветовой гармонии :
- •3.30. Спектральна характеристика людського ока і причина використання rgb системи в моніторах. Технічні і психофізіологічні обмеження відтворення кольору.
- •3.31 Реляційні бази даних. Транзакції та цілісність баз даних. Ізольованість користувачів. Журнал змін. Транзакции и целостность баз данных
- •3.32 Мова запитів sql. Команда select і структура запитів на вибірку.
- •3.33 Мова запитів sql. Робота з записами і таблицями. Додавання, видалення, модифікація.
- •3.34. Архітектури побудови систем клієнт-сервер. Варіанти побудови серверних прикладень. Варіанти побудови клієнтських прикладень.
- •3.35. Драйвери. Призначення, структура. Механізм роботи драйвера. Приклади драйверів.
- •3.36. Керування процесорним часом. Модель планувальника та диспетчера процесорного часу. Пріоритети процесів.
- •3.37. Керування процесорним часом. Витісняючі та невитісняючі дисципліни планування процесорного часу.
1.25. Архітектура та організація підсистеми dma (кпдп) в пк. Керуюча інформація та програмування.
Прямой доступ к памяти DMA – метод обмена данными периферийного устройства с памятью без участия процессора.
IBM PC XT и XT-совместимые ПЭВМ имеют один 4-канальный контроллер DMA 8237А. Назначение каналов следующее:
0 - обмен память-память; 1 - свободен (может использоваться сетевыми адаптерами); 2 - обмен с контроллером гибких дисков; 3 - обмен с контроллером жестких дисков.
Все 4 канала выполняют побайтовую передачу данных с 8-разрядными портами обслуживаемых устройств (максимальный размер блока64 Кбайт). IBM PC AT и AT-подобные ПЭВМ имеют два контроллера DMA 8237А, работающие в каскадном режиме (см. рис. 1).
Д ля сохранения преемственности с ХТ-компьютерами каналы 1-й микросхемы номеруются 0-3, а каналы 2-ой микросхемы номеруются как 4-7 и предназначены для обмена данными с 16-разрядными портами обслуживающих устройств (максимальный размер блока 128 Кбайт при обмене 16-разрядными словами только по четной границе адреса).
Назначение каналов следующие:
0 - свободен; 1 - адаптер SDLC; 2 - контроллер накопителей на гибких дисках; 3 - контроллер накопителей на жестких дисках; 4 - каскад с первым контроллером DMA; 5, 6, 7 - свободны.
Так как цепочечные команды микропроцессоров 80286 и выше более быстродействующие, то они используются при обмене данных с жесткими дисками и канал 3 первой микросхемы освободился.
Управление каналами 0 - 3 осуществляется аналогично PC/ХТ. Каналы 4 - 7 предназначены для обмена 16-разрядными словами. В связи с этим возникает ряд отличий в работе с этими каналами:
- бит 0 в данных, заносимых в регистры начального и текущего адреса, всегда подразумевается равным 0, поэтому через эти регистры передаются биты 1 - 16 полного 23-разрядного адреса (а не биты 0 - 15 полного 20-разрядного адреса, как это реализовано на ХТ-подобных ПЭВМ), по этой же причине в страничные регистры каналов 4 - 7 заносятся биты 17 - 23 полного адреса, а не биты 16 - 23, как это надо сделать при работе с каналами 0 - 3;
- поскольку передача осуществляется 16-разрядными словами, в регистры текущего и начального счетчика циклов заносится не число байт, а число слов, уменьшенное на единицу;
- размеры страниц памяти, в пределах которых возможен обмен в течение одной передачи составляют 20000h байтов.
Программное управление контроллером DMA осуществляется через порты ввода-вывода. Доступ к каждому регистру контроллера может быть осуществлен через свои порты ввода-вывода.
Порты 0h-7h для DMA1 (C0h-CEh для DMA2; далее будут указываться порты DMA1) предназначены для записи исходных значений в регистры начального и текущего адреса, начального и текущего счетчика циклов для всех 4-х каналов. Так как порты восьмиразрядные, а регистры, в которые через них заносятся данные, 16-разрядные, то запись производится в два приема. Перед первой командой вывода в требуемый порт необходимо сбросить триггер-защелку, для чего выполняется команда вывода произвольного значения в порт Ch, после чего в требуемый порт выводится младший байт 16-разрядного значения и затем старший байт следующей команды вывода в тот же порт. Запись в порт 8h инициализирует команду DMA.
Запись в порт Bh устанавливает значение в регистре режимов одного из 4-х каналов DMA. Биты 0 и 1 задают номер канала (00 - 0, 01 - 1, 10 - 2, 11 - 3). В биты 2 - 7 заносятся значения, передаваемые соответственно в биты 0 - 6 регистра режимов.
Запись в порт Dh задает программный сброс контроллера (Master Clear). Вывод любого байта в этот порт имеет тот же эффект, что и аппаратный сброс контроллера. При программном сбросе очищаются регистры команд, состояния, запросов и рабочий регистр. Так же сбрасывается триггер-защелка и устанавливается все
биты масок в регистре масок. После программного сброса контроллер переходит в цикл ожидания.
Вывод любого байта в порт Eh очищает регистр масок - сбрасывает биты масок всех 4-х каналов DMA и таким образом разрешает прием запросов на DMA по всем каналам.
Через порт Fh можно задать произвольное значение регистра масок DMA. Для этого необходимо в битах 0 - 3 передаваемого байта установить требуемое значение масок каналов 0 - 3 соответственно и вывести это значение в порт.
Страничные регистры DMA предназначены для задания номера страницы памяти, с которой будет производится обмен. Под номером страницы понимаются старшие 4 бита полного 20-битового адреса ОЗУ, т.е. начальные сегментные адреса страниц будут кратны 10000h (0, 10000h, 20000h, ..., 90000h). Напомним, что архитектура DMA позволяет работать только со страницей памяти размером 64 К, а логика, обеспечивающая переключение страниц устроена так, что страницы имеют жесткие границы. Из-за этой особенности невозможно с помощью DMA осуществить обмен с блоками памяти, пересекающими границу между двумя такими страницами.