14. Структурна організація запам’ятовуючих вузлів з 2d-структурою. Особливості дешифрації адресного коду у вузлах з 3d-структурою пам’яті.

Методика дешифрації адресного простору в 2D пам’яті

Для виділення окремих адрес комірок пам’яті в матриці, розмірністю Nxm використовується принцип буферизації адресного коду, який далі дешифрується і подаються на окремі рядки матриці. Для інформаційних сигналів окремо використовують буфер даних, розрядність якого повинна бути рівною кількості елементів у рядку. Структурну схему при такій організації можна зобразити наступним чином:

При звертанні до пам’яті в даному випадку вибирається (активується) рядок, номер якого відповідає вибраній адресі, а кожен біт з цього рядка зчитується за сигналом Read / Write.

Умовно це можна зобразити так:

3D структурна пам’ять

П оділ загального адресного простору на 2 частини потребує відповідного збільшення у 2 рази буферних вузлів та дешифраторів, але перехід до об’ємної організації дозволяє зменшити розрядність буферних регістрів, а також зменшити складність дешифраторів. Матриця комірок пам’яті має організацію mx(rxr), де r – це величина півслова, яка визначається дешифрацією півслова, тобто двійкового слова, розрядністю к/2.

Організацію підматриці mx(rxr) можна показати у вигляді двовимірного масиву.

Зменшення складності дешифраторів досить суттєве. Наприклад, якщо для адресації 1кб пам’яті в 2D структурі потрібен вихідний унітарний код, розмірністю 1024 позиції, то в 3D структурі достатньо використати два 32-розрядні вихідні коди з дешифраторів DCX і DCY. Недоліком такої пам’яті є необхідність застосування комірок елементів пам’яті, що допускають подвійну адресацію.

15. Порівняльна характеристика суперскалярних мікропроцесорів з cisc та risc архітектурою.

CISC-архітектура - архітектура з повним набором команд (CISC – Complete Instruction Set Computer) володіє такими властивостями:

• невелика кількість регістрів загального призначення;

• велика кількість типів машинних інструкцій;

• наявність команд, навантажених семантичним значенням, подібним до операторів високорівневих мов програмування; такі команди виконуються за декілька машинних циклів (тактів);

• велика кількість методів адресації;

• велика кількість форматів команд різної розрядності;

• наявність команд обміну даними між регістрами і пам’яттю;

• переважає двоадресний формат команд.

RISC-архітектуру мають комп’ютери із скороченим набором команд (RISC – Reduced Instruction Set Computer).

Основні властивості комп’ютерів з такою архітектурою:

• велика кількість регістрів загального призначення;

• використання команд фіксованої довжини з малою кількістю типів форматів;

• регулярність, що дає змогу завдяки простоті команд виконувати одні й ті самі апаратні пристрої для виконання майже всіх команд;

• виконання більшості команд за один такт; підвищення швидкості досягається за рахунок апаратної реалізації виконання команд (на відміну від мікропрограмної);

• орієнтованість на регістри – всі операції з даними виконуються у регістрах, крім команд завантаження та запису, здійснення яких пов’язане із зверненням до пам’яті.