Вопрос №20 Мультизадачность

Мультизадачность – это способность процессора выполнять одновременно несколько задач, но в каждый момент времени выполняется только одна из задач. Любая задача включает определённый ресурсный объём памяти, дисковое пространство, виртуальное адресное пространство и т.д.

Исходя из этого, под задачей понимают конкретную последовательность действий, которая обладает определённым состоянием и адресным пространством, которая также связана с архитектурой процессора.

Под контекстом задачи понимают содержимое всех регистров процессора и адрес той команды, которая должна выполнятся после рестарта.

Для организации мультизадачного режима предусмотрены сегменты состояния задачи (TSS), регистры задачи (TR) – для хранения селектора, дискрипторы состояния задач.

переключение задач может осуществляться по спец. командам, по прерываниям и по особым случаям.

Переключение задачи можно изобразить следующим образом:

1. Проверить что выходящая задача разрешила переключение на новую задачу, используя механизм привилегий.

2. проверить, что сегмент TSS входящий задачи отмечен как присутствующий и имеет правильный предел, иначе процедура свопинга.

3. Сохранить состояние выходящей задачи в её сегменте.

4. Загрузить регистр TR в селектор входящей задачи, который указан в команде.

5. По селектору необходимо выбрать дискриптор входящей задачи и, используя его содержимое обратится к нужному сегменту входящей задачи и загрузить состояние на регистры процессора.

6. начинается выполнение новой задачи с адреса указанного в счётчике команд.

7. При переключении задачи её возобновление начинается с той команды, которая была следующей, значение всех регистров восстанавливается.

Вывод: При переключении задачи никак не связаны между собой т.е. входящая задача не получает от выходящей никаких параметров.

Отличительный особенности архитектуры процессоров 6-го поколения.

К процессорам 6-го поколения фирмы Intel относятся Pentium Pro, II, III, IV. (часть моделей)

Особенности:

1. Динамическое исполнение команд, которое позволяет нарушать естественный порядок выполнения команд внутри процессора с целью повышения быстродействия, но выдача результатов в память и порты ввода вывода выполняется согласно программе. Заключается в следующем:

• множественное предсказание ветвлений при этом используется высокооптимизирующий алгоритм предсказания благодаря которому удастся с большей точностью предсказать результат команды ветвления, что позволяет избежать задержек при выполнении др. команд

• анализ потока данных – благодаря которому можно получить информацию для планирования выполнения команд независимо от их первоначального порядка в программе.

• спекулятивное выполнение – предугадывает изменение счётчика команд и выполняет команды результаты которых вероятно вскоре понадобятся процессору

2. Улучшенная (усовершенствованная) суперскалярность – для обработки информации используются отдельные модули, что позволяет организовать многоконвейерную обработку данных и выполнять за 1 такт 3 и более операций.

3. Двойная независимая шина (DIB) – т.е. процессор имеет 2 независимые шины; 1-я – для системы, 2-я – для КЭШ 2-го уровня, кот. работает на частоте процессора

4. Многопроцессорность – на одной СШ 4 и более процессоров

5. Усовершенствованные средства обнаружения и исправления ошибок.

Вопрос №23 Обобщённая структурная схема процессоров 6-го поколения

РИСУНОК

Все элементы можно условно разбить на 5 функциональных групп:

1. Подсистема памяти: СШ, L1, L2, блок интерфейсов, FSB

2. Блок выборки и дешифрирования команд. Выбирает нужную команду из КЭШа команд и дешифрирует её

3. Пул инструкций – переупорядочивающий буфер. Представляет собой ассоциативную память выполненную на регистрах. Она содержит микрооперации ожидающие исполнение, а так же выполненные, но ещё не сохранившие свои результаты.

4. Диспетчер-исполнитель – выбирает микрооперации в любом порядке из пула инструкций и исполняет их в зависимости от наличия данных и доступности ресурсов (наличия свободных специализированных блоков для данной операции), а так же временно обеспечивает хранение результатов спекулятивного выполнения некоторых инструкций. Содержит несколько целочисленных блоков, блоков с плавающей точкой, блоков генерации адреса.

5. Завершение с архитектурными регистрами. Выгружает из пула инструкции завершённые команды и сохраняет их в памяти в соответствии с исходным программным кодом, принимая во внимание прерывания исключения, точки останова.

Вопрос №24 Технология AMD 3D Now! и Intel SSE (обе поддерживают 4 операции за такт)

1. AMD 3D Now!.

Представлена AMD 26 мая 98г. в процессоре К62. Прирост производительности  до 30%. До этого единственным мультимедийным набором был MMX, при этом на процессоре Intel прирост быстродействия был практически незаметен, но увеличивается при  КЭШ L2 в 2 раза. На процессорах других компаний прирост был min(MMX). Технология 3D Now! была реализована производителями аппаратного и программного обеспечения: Microsoft, Nvidia.

3. SSE

Была представлена Intel в процессоре РIII в конце 1999г. Содержала новые мультимедийные инструкции.

Вопрос №25 Особенности архитектуры 64 – разрядных микропроцессоров:

-Большое количество регистров общ

его назначения(РОН) МП IA – 64 содержит 128 64 – разрядных регистров для операций с целыми числами 128 с дробными.

- Поиск зависимостей между командами, прием, поиск выполняется не процессором а компилятором.

- масштабируемость архитектур, то есть приспособление набора команд к большому количеству функциональных устройств.

Процессор IA – 64 может содержать разное количество таких функциональных устройств, оставаясь при этом совместимым по программному коду.

- Предикация(Predication). Предикацией называется способ обработки условных разветвлений. Команды из разных ветвей условного ветвления обозначаются предикатными полями(полями условий) и выполняются параллельно, но их результаты не записываются, пока значения предикатных регистров не определены. Если определяется условие ветвления, один из предикатных регистров, соответствующий правильной ветви=1, а другой=0.

- Загрузка по предложению. Этот механизм предназначен для снижения простоев процессора, связанных с ожиданием выполнения команд загрузки из относительно медленной основной памяти. Компилятор перемещает команды загрузки данных из памяти так чтобы они выполнялись как можно раньше.

В 2003 году на рынке появились процессоры сделанные по 0,12 мкм технологии:

- Deer field – предназначенный для использования в двухпроцессорных системах.

- Madison, ориентированный на мультипроцессорные системы.

Следующий процессор Montecito будет производится с использованием 90 нм технологии.

Микроконтроллеры