По способу реализации

• механические

• электромеханические

• электронные

• пневматические

По архитектуре

• четвертьсумматоры — бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю;

• полусумматоры — бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (старший разряд);

• полные сумматоры — тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом — перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

По способу действия

• Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании;

• Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование;

По способу организации переноса

• С последовательным переносом;

• С параллельным переносом;

• С условным переносом;

• С групповым переносом.

Арифме́тико-логи́ческое устро́йство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок процессора, который под управлением устройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, представляемыми в виде машинных слов, называемыми в этом случае операндами.

Организация и принцип действия

• Одноразрядное двоичное бинарное (двухоперандное) АЛУ с бинарным (двухразрядным) выходом может выполнять до   двоичных бинарных (двухоперандных) функций (операций) с бинарным (двухразрядным) выходом.

• Одноразрядное троичное бинарное (двухоперандное) АЛУ с унарным (одноразрядным) выходом (полуАЛУ) может выполнять до   троичных бинарных (двухоперандных) функций (операций) с унарным (одноразрядным) выходом.

• Одноразрядное троичное бинарное (двухоперандное) АЛУ с бинарным (двухразрядным) выходом может выполнять до  троичных бинарных (двухоперандных) функций (операций) с бинарным (двухразрядным) выходом.

Арифметико-логическое устройство в зависимости от выполнения функций можно разделить на две части:

1. микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);

2. операционное устройство (АЛУ), в котором реализуется заданная последовательность микрокоманд (команд).

В состав арифметико-логического устройства, условно, для примера на картинке, включается регистры Рг1 — Рг7, которые служат для обработки информации, поступающей из оперативной или пассивной памяти N1, N2, …NS и логические схемы, которые используются для обработки слов по микрокомандам, поступающим из устройства управления. Различают два вида микрокоманд: внешние — такие микрокоманды, которые поступают в АЛУ от внешних источников и вызывают в нём преобразование информации (на рисунке 2 это микрокоманды А1,А2,…,Аn) и внутренние — те, которые генерируются в АЛУ и оказывают влияние на микропрограммное устройство, изменяя таким образом нормальный порядок следования команд. р1, p2,…, pm на рисунке 2 — это и есть микрокоманды. А результаты вычислений из АЛУ передаются в ОЗУ по кодовым шинам записи у1, у2, …, ys.

Функции регистров, входящих в арифметико-логическое устройство

• Рг1 — аккумулятор (или аккумуляторы) — главный регистр АЛУ, в котором образуется результат вычислений;

• Рг2,Рг3 — регистры операндов (слагаемого/сомножителя/делителя/делимого и др.) в зависимости от выполняемой операции;

• Рг4 — регистр адреса (или адресные регистры), предназначенные для запоминания (бывает что формирования) адреса операндов результата;

• Рг6 — k индексных регистров, содержимое которых используется для формирования адресов;

• Рг7 — l вспомогательных регистров, которые по желанию программиста могут быть аккумуляторами, индексными регистрами или использоваться для запоминания промежуточных результатов.

Часть операционных регистров могут быть адресованы в команде для выполнения операций с их содержимым и их называют программно-доступными. К таким регистрам относятся: сумматор, индексные регистры и некоторые вспомогательные регистры. Остальные регистры нельзя адресовать в программе, то есть они являются программно-недоступными.

Операционные устройства можно классифицировать по виду обрабатываемой информации, по способу её обработки и по логической структуре.

Такая сложная логическая структура АЛУ может характеризоваться количеством отличающихся друг от друга микроопераций, которые необходимы для выполнения всего комплекса задач, поставленных перед арифметико-логическим устройством. На входе каждого регистра собраны соответствующие логические схемы, обеспечивающие такие связи между регистрами, что позволяет реализовать заданные микрооперации. Выполнение операций над словами сводится к выполнению определённых микроопераций, которые сводятся в свою очередь … управляют передачей слов в АЛУ и действиями по преобразованию слов. Порядок выполнения микрокоманд определяется алгоритмом выполнения операций. То есть, связи между регистрами АЛУ и их функциями зависят в основном от принятой методики выполнения логических операций, в том числе арифметических или специальной арифметики.

Операции в АЛУ

Все выполняемые в АЛУ операции являются логическими операциями (функциями), которые можно разделить на следующие группы:

• операции двоичной арифметики для чисел с фиксированной точкой;

• операции двоичной (или шестнадцатеричной) арифметики для чисел с плавающей точкой;

• операции десятичной арифметики;

• операции индексной арифметики (при модификации адресов команд);

• операции специальной арифметики;

• операции над логическими кодами (логические операции);

• операции над алфавитно-цифровыми полями.

Классификация АЛУ

По способу действия над операндами АЛУ делятся на последовательные и параллельные. В последовательных АЛУ операнды представляются в последовательном коде, а операции производятся последовательно во времени над их отдельными разрядами. В параллельных АЛУ операнды представляются параллельным кодом и операции совершаются параллельно во времени над всеми разрядами операндов.

По способу представления чисел различают АЛУ:

1. для чисел с фиксированной точкой;

2. для чисел с плавающей точкой;

3. для десятичных чисел.

По характеру использования элементов и узлов АЛУ делятся на блочные и многофункциональные. В блочном АЛУ операции над числами с фиксированной и плавающей точкой, десятичными числами и алфавитно-цифровыми полями выполняются в отдельных блоках, при этом повышается скорость работы, так как блоки могут параллельно выполнять соответствующие операции, но значительно возрастают затраты оборудования. В многофункциональных АЛУ операции для всех форм представления чисел выполняются одними и теми же схемами, которые коммутируются нужным образом в зависимости от требуемого режима работы.

По своим функциям АЛУ является операционным блоком, выполняющим микрооперации, обеспечивающие приём из других устройств (например, памяти) операндов, их преобразование и выдачу результатов преобразования в другие устройства. Арифметико-логическое устройство управляется управляющим блоком, генерирующим управляющие сигналы, инициирующие выполнение в АЛУ определённых микроопераций. Генерируемая управляющим блоком последовательность сигналов определяется кодом операции команды и оповещающими сигналами.

Шифратор (кодер) — (англ. encoder) логическое устройство, выполняющее логическую функцию (операцию) — преобразование позиционного n-разрядного кода в m-разрядный двоичный, троичный или k-ичный код.

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

 где  — число входов,  — число выходных двоичных разрядов.

Троичный шифратор выполняет логическую функцию преобразования унарно n-ичного однозначного (одноединичного или однонулевого) кода в троичный. При подаче сигнала («1» в одноединичном коде или «0» в однонулевом коде) на один из n входов на выходе появляется троичный код номера активного входа.

Число входов и выходов в полном троичном шифраторе связано соотношением:

, где  — число входов,  — число выходных троичных разрядов.

Число входов и выходов в полном k-ичном шифраторе связано соотношением:

, где  — число входов,  — число выходных k-ичных разрядов,  — основание системы счисления.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

Примеры:

• К555ИВ1 — ТТЛ микросхема приоритетного шифратора (n = 8, m = 3). Зарубежный аналог 74148.

• К555ИВ3 — ТТЛ микросхема неполного декадного шифратора (n = 9, m = 4). Зарубежный аналог 74147.

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в  -ичный одноединичный код, где   — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные,троичные или k-ичные логические функции (операции).

Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет N входов, на них подано двоичное слово  , тогда на выходе будем иметь такой код, разрядности меньшей или равной  , что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна  . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше  , и дешифратор является неполным.

Часто дешифраторы дополняются входом разрешения работы. Если на этот вход поступает единица, то дешифратор функционирует, в ином случае на выходе дешифратора вырабатывается логический ноль вне зависимости от входных сигналов.

Существуют дешифраторы с инверсными выходами, у такого дешифратора выбранный разряд показан нулём.

Функционирование дешифратора описывается системой конъюнкций:

…………………………………………………………

Обратное преобразование осуществляет шифратор.

Дешифраторы. Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.

Для n-разрядов на входе, на выходе  ,   или  . Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.

Из логических элементов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.

Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передавать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.

Аналоговые и цифровые^[1][2] мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом). Вторые же не образуют прямого электрического соединения между выбранным входом и выходом, а лишь «копируют» на выход логический уровень ('0' или '1') с выбранного входа. Аналоговые мультиплексоры иногда называют ключами^[3] или коммутаторами.

Устройство, противоположное мультиплексору по своей функции, называется демультиплексором. В случае применения аналоговых мультиплексоров (с применением ключей на полевых транзисторах) не существует различия между мультиплексором и демультиплексором и такие устройства могут называться коммутаторами

Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Коммутатор обслуживает управляющая схема, в которой имеются адресные входы и, как правило, разрешающие (стробирующие).

Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных выходов   и числом адресных входов   действует соотношение  , то такой мультиплексор называют полным. Если  , то мультиплексор называют неполным.

Разрешающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, то есть могут блокировать действие всего устройства.

В качестве управляющей схемы обычно используется дешифратор. В цифровых мультиплексорах логические элементы коммутатора и дешифратора обычно объединяются.

Входные логические сигналы X_i поступают на входы коммутатора и через коммутатор передаются на выход Y. На вход управляющей схемы подаются адресные сигналы A_k (от англ. Address). Мультиплексор также может иметь дополнительный управляющий вход E (от англ. Enable), который разрешает или запрещает прохождение входного сигнала на выход Y.

Кроме этого, некоторые мультиплексоры могут иметь выход с тремя состояниями: два логических состояния 0 и 1, и третье состояние — отключённый выход (выходное сопротивление равно бесконечности, высокоимпедансное Z-состояние). Перевод мультиплексора в третье состояние производится снятием управляющего сигнала OE (от англ. Output Enable).

Мультиплексоры могут использоваться в делителях частоты, триггерныхустройствах, сдвигающих устройствах и др. Мультиплексоры часто используют для преобразования параллельного двоичного кода в последовательный. Для такого преобразования достаточно подать на информационные входы мультиплексора параллельный двоичный код, а сигналы на адресные входы подавать в такой последовательности, чтобы к выходу поочередно подключались входы, начиная с первого и заканчивая последним.

6. Компоненты ЭВМ. Архитектура счетчика и регистра. Устройства управления.

Компоненты ЭВМ

Компьютеры могут быть более сложными и менее сложными, но некоторые их компоненты в принципе одинаковы. Они могут иметь различные размеры: от одной микросхемы до целых блоков величиной в несколько десятков сантиметров, состоящих из большого числа микросхем, однако функции этих компонентов остаются неизменными. Главная часть любого компьютера - его центральное процессорное устройство (ЦПУ), или просто центральный процессор (ЦП). По существу это - «мозг» машины, выполняющий инструкции и управляющий потоками информации в процессе ее обработки. Инструкции и данные, с которыми работает ЦП, хранятся в компьютерной памяти двух типов: постоянном запоминающем устройстве (ПЗУ) и оперативном запоминающем устройстве (ОЗУ; его также называют ЗУПВ - запоминающее устройство с произвольной выборкой). Содержимое ПЗУ неизменно и сохраняется при выключении машины. Информацию в ОЗУ можно изменять произвольным образом (например, при загрузке в машину программы из внешней памяти); она полностью уничтожается при отключении питания. Среди других компонентов, общих для всех компьютеров, назовем следующие: генератор тактовых импульсов, синхронизирующий внутренние операции (иногда он встроен в кристалл ЦПУ); шины - электронные схемы, соединяющие компоненты компьютера, и порты ввода-вывода. Также два дополнительных элемента: контроллер ввода-вывода и устройство прямого доступа к памяти (ПДП), которые встречаются не в каждом компьютере. Когда информация извне поступает в компьютер через порты, она идет по шинам к центральному процессору, который направляет ее далее в ОЗУ. В дальнейшем ЦП может извлечь эту информацию, чтобы обработать ее согласно указаниям (программе), хранящимся в памяти. Результаты обработки либо остаются в памяти, либо направляются через порты вывода на периферийное устройство, где они либо записываются на тот или иной носитель данных, либо преобразуются в те или иные операции. Здесь детально описаны три основных способа, которыми компьютер управляет вводом и выводом: опрашивание, прерывание и прямой доступ к памяти.

 

 

Основные компоненты компьютера Порты, через которые информация поступает в компьютер и выводится из него. Порты бывают входными, выходными и универсальными, совмещающими обе функции, а также последовательными и параллельными. Шины - это внутренние каналы для информации: управляющие сигналы проходят по шине управления; информация движется по шине данных по адресу, заданному сигналами с адресной шины. Тактовый генератор посылает регулярные электрические сигналы по шине управления, синхронизируя все внутренние операции компьютера. ПЗУ - постоянная внутренняя память компьютера, содержащая важную служебную информацию, например инструкции про граммы начальной проверки и загрузки. ОЗУ - временная память, где хранятся программы И данные, которые использует (и может изменять) ЦП.  Центральный процессор (ЦП) - мозг компьютера, выполняющий все арифметические и логические операции. Контроллер ввода-вывода - дополнительное устройство, которое обычно применяется в больших системах, рассчитанных на много пользователей. Это устройство берет на себя управление некоторыми операциями по вводу-выводу, выполняемыми при его отсутствии центральным процессором. Контроллер ПДП - еще одно дополнительное устройство; может, минуя ЦП, обеспечить прямую связь между ОЗУ и периферийными устройствами.

Счётчик (электроника) — устройство для подсчета количества событий, следующих друг за другом (напр. импульсов) с помощью непрерывного суммирования, или для определения степени накопления какой-либо величины во времени, методом интегрирования значения текущего измерения.

• Механический счётчик

• Электромеханический счётчик

• Электронный счётчик импульсов

• Микропроцессорный счётчик импульсов

21. Организация памяти ЭВМ.

Вычислительные возможности ЭВМ в основном определяются характеристиками ее памяти, которая, как и архитектура ЭВМ, должна удовлетворять следующим требованиям:

1. Универсальность, т.е. многофункциональное использование всех типов памяти для хранения программ и любых типов данных, а также обеспечение ее технических характеристик в заданных пределах.

2. Общность решаемых задач, т.е. память должна быть ориентирована на решение любого класса задач и обеспечивать максимальную эффективность организации вычислительного процесса.

3. Высокое быстродействие - память должна обеспечивать работу процессора в реальном времени и не снижать характеристики его производительности.

4. Надежность. В связи с ростом емкости памяти ЭВМ доля аппаратурных затрат на ее реализацию неуклонно возрастает, что приводит к увеличению числа сбоев и отказов памяти. Поэтому обеспечение высокой надежности памяти и достоверности результатов особенно возрастает.

5. Низкая стоимость. Так как емкость памяти и быстродействие постоянно возрастают, то и увеличивается и стоимость памяти. Поэтому данная проблема приобретает особую актуальность.

6. Обеспечение совместного использования и доступа к памяти множеством программ или процессоров в мультипрограммных и многопроцессорных комплексах.

7. Дружественность, т.е. ориентированность памяти к классам решаемых задач пользователя с целью обеспечения улучшения технических характеристик системы и использование удобного как программного, так и аппаратного интерфейса.

При этом требования 2-6 допускают количественную оценку, а 1 и 7 нельзя измерить количественно. Анализ требований к памяти показывает, что реализовать все перечисленные требования в одном типе (БИС) памяти невозможно, так как большинство их являются противоречивыми. Поэтому на практике используется множество типов ЗУ, которые отличаются своей архитектурой, техническими характеристиками (временем доступа, емкостью, стоимостью на бит информации). Также необходимо учитывать, что произведение времени доступа к памяти на стоимость бита информации является почти постоянной величиной для всех типов ЗУ.

Классификация архитектур памяти по требованиям к ним выглядит следующим образом: