22. Інтерфейс agp. Фактори підвищення продуктивності функціонування шини.

Магистральный интерфейс AGP

В настоящее время самой быстрой универсальной шиной расширения является PCI, имеющая при тактовой частоте 66 МГц и разрядности 32 бит пиковую про¬пускную способность 264 Мбайт/с. Одним из главных потребителей пропуск¬ной способности шины является графический адаптер. По мере увеличения раз¬решения и глубины цвета требования к пропускной способности шины, связы¬вающей дисплейный адаптер с памятью и центральным процессором компьюте¬ра, повышаются. Одно из решений состоит в уменьшении потока графических данных, передаваемых по шине. Для этого графические платы снабжают акселе¬раторами и увеличивают объем видеопамяти, которой пользуется акселератор при выполнении построений. В результате поток данных в основном циркулиру¬ет внутри графической карты, слабо нагружая внешнюю шину. Однако при трех¬мерных построениях акселератору становится тесно в ограниченном объеме ло¬кальной памяти графического адаптера, и его поток данных снова выплескивает¬ся на внешнюю шину.

Фирма Intel на базе шины PCI 2.1 разработала стандарт подключения графи¬ческих адаптеров — AGP (Accelerated Graphic Port — ускоренный графический порт). Первая версия стандарта вышла в 1996 году, в настоящее время действует версия 2.0 (1998 г.), отличающаяся от первой в основном введением нового ре¬жима передачи 4х. В конце 2000 года Intel опубликовала черновик специфика¬ции AGP8X, которая рассматривается как отдельная спецификация, а не просто развитие предыдущих. Ее особенности отметим в конце раздела.

Порт AGP представляет собой 32-разрядную шину с тактовой частотой 66 МГц, большая часть сигналов позаимствована из шины PCI. Однако в отличие от PCI порт AGP представляет собой двухточечный интерфейс, соединяющий графичес¬кий адаптер с памятью и системной шиной процессора напрямую логикой и кана¬тами данных чипсета системной платы, не пересекаясь с «узким местом» — ши¬той PCI. Поначалу планировался переход на тактовую частоту 100 МГц, но и в гпецификации AGP 2.0, и в черновом варианте AGP8X фигурирует лишь одна истота — 66,6 МГц (нынешний предел и для шины PCI). «Ускоренность» порта юеспечивается следующими факторами:

ского адаптера и ПО. Графический адаптер с интерфейсом AGP может реально вести себя по-разному:

» не задействовать конвейеризацию, а использовать только быструю запись PCI (Fast Write);

ж не работать с текстурами, расположенными в системной памяти, но ис¬пользовать более быстрый обмен данными между памятью и локальным буфером;

ш использовать оптимальное распределение текстур между локальной и сис¬темной памятью, избегая конфликтов с обращениями к памяти от процес¬сора.

Что касается большой пропускной способности AGP, то следует напомнить, что в графических адаптерах с памятью WRAM или RDRAM внутренняя ско¬рость обмена данными акселератора с видеопамятью достигает 1,6 Гбайт/с, так что акселератор на AGP имеет выигрыш только в объеме доступной памяти.

Порт AGP содержит практически полный набор сигналов шины PCI и допол¬нительные сигналы AGP. Устройство, подключаемое к порту AGP, может пред¬назначаться как исключительно для операций AGP, так и быть комбинацией AGP+PCI. Устройство обязательно должно выполнять функции мастера AGP (иначе порт AGP для него теряет смысл) и функции ведомого устройства PCI со всеми его атрибутами (конфигурационными регистрами и т. п.); дополнительно оно может быть и мастером PCI. Для транзакций в режиме AGP ему доступно только системное ОЗУ. В режиме PCI обращения возможны как к пространству памяти, так и к пространству ввода-вывода и конфигурационному пространству.

Транзакции в режиме PCI, инициируемые акселератором, выполняются обыч¬ным для PCI способом (см. п. 12.5). Заметим, что при этом на все время тран¬закции шина AD занята, причем транзакции чтения памяти занимают шину на большее число тактов, чем транзакции записи — после подачи адреса неизбеж¬ны такты ожидания на время доступа памяти. Запись на шине происходит быст¬рее — данные записи задатчик посылает сразу за адресом, а на время доступа памяти они «оседают» в буфере контроллера памяти. Контроллер памяти позво¬ляет завершить транзакцию и освободить шину до физической записи в память. Обращения со стороны процессора (или задатчиков шины PCI) отрабатываются адаптером так же, как обычным устройством PCI.

Конвейерные транзакции AGP (команды AGP) инициируются только акселе¬ратором; логикой AGP они ставятся в очереди на обслуживание и исполняются в зависимости от приоритета, порядка поступления запросов и готовности дан¬ных. Эти транзакции могут быть адресованы акселератором только к системно¬му ОЗУ. Транзакции, адресованные к устройству AGP, отрабатываются им как ведомым устройством PCI, однако имеется возможность быстрой записи в ло¬кальную память FW (Fast Write), в которой данные передаются на скорости AGP (2х или 4х) и управление потоком их передач ближе к протоколу AGP, неже¬ли PCI. Транзакции FW обычно инициируются процессором и предназначены для принудительного «заталкивания» данных в локальную память акселератора.

Возможны два способа подачи команд AGP (постановки запросов в очередь), из которых в текущей конфигурации выбирается один, причем изменение спосо¬ба «на ходу» не допускается.

ш Запросы вводятся по шине AD[31:0] и С/ВЕ[3:0] с помощью сигнала Р1РЕ#, по каждому фронту CLK мастер передает очередное двойное слово запроса вместе с кодом команды.

ш Через внеполосные (sideband) линии адреса SBA[7:0]. «Внеполосность» оз¬начает, что эти сигналы используются независимо от занятости шины AD. Синхронизация подачи запросов зависит от режима (1х, 2х или 4х).

В ответ на полученные команды порт AGP выполняет передачи данных, при¬чем фаза данных AGP явно не привязана к фазе команды/адреса. Фазы данных вводит порт AGP (системная логика), исходя из порядка ранее пришедших к нему команд от акселератора. Акселератор узнает лишь тип и приоритет коман¬ды, результаты которой последуют в данной транзакции. Какую именно команду из очереди отрабатывает порт, акселератор определяет сам, так как именно он ставил их в очередь (ему известен порядок). Никаких тегов транзакций (как, например, в системной шине процессоров Р6) в интерфейсе AGP нет. Имеются только четыре независимых очереди для каждого типа команд (чтение низко¬приоритетное, чтение высокоприоритетное, запись низкоприоритетная, запись вы¬сокоприоритетная). Фазы исполнения команд разных очередей могут чередовать¬ся произвольным образом; порт имеет право исполнять их в порядке, оптималь¬ном с точки зрения производительности. Реальный порядок исполнения команд (чтения и записи памяти) тоже может изменяться. Однако для каждой очереди порядок выполнения всегда совпадает с порядком подачи команд (об этом зна¬ют и акселератор, и порт).

Запросы AGP с высоким приоритетом для арбитра системной логики явля¬ются более приоритетными, чем запросы от центрального процессора и мастеров шины PCI. Запросы AGP с низким приоритетом для арбитра имеют приоритет ниже, чем от процессора, но выше, чем от остальных мастеров. Хотя принятый протокол никак явно не ограничивает глубину очередей, спецификация AGP формально ее ограничивает до 256 запросов. На этапе конфигурирования уст¬ройства система РпР устанавливает реальное ограничение (в конфигурацион¬ном регистре акселератора) в соответствии с его возможностями и возможностя¬ми системной платы. Программы, работающие с акселератором (исполняемые и локальным, и центральным процессорами), не должны допускать превышения числа необслуженных команд в очереди (у них для этого имеется вся необходи¬мая информация).

При передаче данных AGP управляющие сигналы, заимствованные от PCI, имеют почти такое же назначение, что и в PCI. Передача данных AGP в режи¬ме 1х очень похожа на циклы PCI, но немного упрощена процедура квитирова¬ния (поскольку это выделенный порт и обмен выполняется только с быстрым контроллером системной памяти). В режимах 2х и 4х имеется специфика стро-бирования.

ж В режиме 1х данные (4 байта на AD[31:0]) фиксируются получателем по положительному перепаду каждого такта CLK, что обеспечивает пиковую пропускную способность 66,6 х 4 = 266 Мбайт/с.

» В режиме 2х используются стробы данных AD_STB0 и AD_STB1 для линий AD[0:15] и AD[16:31] соответственно. Стробы формируются источником дан-

уровни 3,3 В). Снижение напряжения питания буферных схем позволяет повы¬сить достижимую частоту переключений. Для режимов 1х и 2х может использо¬ваться любой из номиналов питания буферов, для режима 4х — только 1,5 В.

По уровню питания буферов карты и порты AGP могут быть трех типов: 3,3 В, 1,5 В и универсальные, причем имеются механические ключи, предотвращаю¬щие ошибочные подключения. Слот и карта 3,3 В имеют ключи на месте контак¬тов 22-25 (перегородка в слоте, см. рис. 12.7, а, вырез на разъеме карты); слот и карта 1,5 В — на месте контактов 42-45. Универсальный слот не имеет перегоро¬док, а универсальная карта имеет оба выреза. Универсальная системная плата узнает о номинале питания буферов установленной карты по сигналу TYPEDET# — на картах 3,3 В контакт свободен, на картах 1,5 В и универсальных — заземлен. Универсальная карта узнает о номинале питания буферов по уровню напряже¬ния на контактах Vddq, который будет 3,3 или 1,5 В. Таким образом и обеспечи¬вается согласование.

Назначение контактов слота AGP приведено в табл. 12.4, в позициях клю¬чей через дробь указано назначение для карт 3,3/1,5 В. На универсальном сло¬те будут присутствовать все эти цепи, на универсальных картах все цепи, на¬значенные ключам, отсутствуют. Из-за двух ключей на универсальной карте теряется пара контактов для подачи питания VCC3.3, и их остается только че¬тыре, что ограничивает потребляемый ток (допустимый ток для каждого кон¬такта — 1А). На универсальной карте также нет дополнительного питания 3.3Vaux, используемого для питания цепей формирования сигнала РМЕ# в ре¬жиме «сна».

Опорное напряжение не требуется для слотов и карт 1х.

Кроме собственно AGP в порте AGP заложены сигналы шины USB, которую предполагается заводить в монитор (линии USB+, USB- и сигнал OVRCNT#, ко¬торым сообщается о перегрузке по току линии питания +5 В, выводимой в мо¬нитор).

Сигнал РМЕ# относится к интерфейсу управления энергопотреблением (Power Management Interface). При наличии дополнительного питания 3.3Vaux, этим сигналом карта может инициировать «пробуждение».

Спецификация AGP Pro описывает более мощный коннектор, позволяющий в четыре раза повысить мощность, подводимую к графической карте. При этом сохраняется односторонняя совместимость: карты AGP могут устанавливаться в слот AGP Pro, но не наоборот. Коннектор AGP Pro имеет дополнительные кон¬такты с обеих сторон обычного коннектора AGP (рис. 12.8) для линий GND и питания 3,3 и 12 В. Для правильной установки обычной карты со стороны зад¬ней кромки системной платы дополнительная часть слота AGP Pro закрывается съемной пластмассовой заглушкой. Карта AGP Pro может также использовать 1-2 соседних слота PCI: чисто механически (как точки опоры и место), как дополни¬тельные коннекторы для подачи питания, как функциональные коннекторы PCI.

В совокупности карта AGP Pro может потреблять до НО Вт мощности, заби¬рая ее по шинам питания 3,3 В (до 7,6 А) и 12 В (до 9,2 А) с основного разъема AGP, дополнительного разъема питания AGP Pro и одного-двух разъемов PCI. Карты AGP Pro большой мощности (High Power, 50-110 Вт) занимают два сло¬та PCI, малой (Low Power, 25-50 Вт) — один слот. Соответственно скобка креп¬ления к задней панели ПК у них имеет утроенную или удвоенную ширину. Кро¬ме того, карты имеют крепеж к передней стенке ПК. На дополнительном разъ¬еме цепь PRSNT1# служит признаком наличия карты (контакт заземлен), a PRSNT2# — признаком потребляемой мощности (до 50 Вт — контакт свободен, до НО Вт — заземлен).

сверху;

б— профиль ключей

В спецификации AGP8X предполагаются следующие основные отличия:

ш введен новый режим передачи по шинам AD и SB A — 8х, обеспечиваю¬щий пиковую производительность 2,132 Гбайт/с;

* исключены команды длинного чтения и записи;

ш исключены команды высокого приоритета (и упразднены сами понятия низкого и высокого приоритета);

а исключена возможность подачи команд с помощью сигнала Р1РЕ#;

ш предпринимаются меры по обеспечению когерентности при обращениях к памяти, не лежащей в области GART;

ш несколько изменены протоколы передачи данных, применяется динами¬ческое инвертирование шины данных для минимизации переключений.

Дополнительно предполагается введение поддержки изохронных передач; воз¬можность установки нескольких портов AGP; возможность поддержки разных размеров страниц, описанных в GART; обеспечение когерентности при обраще¬ниях к определенным страницам.