Принципы организации оперативной памяти пэвм
Оперативная память имеет блочную организацию.
Если разрядность запоминающей ячейки микросхемы памяти < разрядности слова шины данных системного интерфейса, то несколько ИМС объединяются в модули. В модуле может быть и 1 микросхема, если она имеет разрядность. Совокупность модулей – банк памяти. Совокупность банков – блок.
Блочная организация позволяет:
Уменьшить разрядность адреса необходимого слова выставляемого на шину адреса системного интерфейса.
позволяет увеличить разрядность слова выставляемого на шину данных системного интерфейса.
Позволят использовать преимущество расслоения памяти (когда n последовательных адресов приходятся на n банков).
Чередование адресов (банков) – номер банка кодировался младшими линиями адреса …
Использование независимых банков памяти (со своими контроллерами для поддержки.
Организация микросхем памяти
Словарное – одновременное обращение к нескольким запоминающим элементам.
Матричная Возможно обращение к любому запоминающему элементу независимо.
Для экономии выводов микросхемы (адресных входов), для экономии и применяют мультиплексирование во времени адреса строки и адреса столбца.
Современные чипы памяти имеют несколько модулей и даже банков.
Характеристики функционирование и типы динамического озу.
В отличие от статического, которые строятся на триггерах с непосредственными связями (состоящие из 4, либо 6 транзисторов) и могут неограниченно долго хранить информацию при включенном питании, запоминающий элемент динамического типа состоит из 1 конденсатора и 1 транзистора. Это обуславливает очень короткий промежуток времени для хранения записанной информации и необходимость ее регенерации (1-2 мили сек). Регенерацией занимается контроллер памяти.
Характеристики:
Емкость,
Стоимость,
Длительность цикла обращения (время доступа + время регенерации)
Пропускная способность – количество единиц информации передаваемой за 1 секунду.
Разрядность шины памяти, должна быть согласованна с разрядностью шины данных процессора. (для этого вводятся кэш1, кэш2 уровня)
Частота синхронизации – частота, с которой контроллер памяти выдает тактовый импульс.
Частота передачи данных – частота, на которой передаются данные.
Латентность – задержка между поступлением команды и ее реализации.
Диаграмма динамического ОЗУ (синхронного)
-
Команда
1
1
1
NOP
0
1
1
ACT
1
0
1
RD
1
0
0
WR
0
1
0
PRE
По импульсу
происходит считывание адреса строки с
шины адреса памяти (синхронно с тактовым
импульсом CLK от контроллера
памяти). Аналогично с приходом импульса
с шины адреса считывается адрес столбца,
одновременно с этим определяется команда
чтения либо записи памяти по сигналу
поступившему на
.
Всегда в такой последовательности (RAS
потом CAS). После этого с
некоторой задержкой происходит выдача
считаных данных ( это для чтения) на шину
данных.
Цикл обращения к памяти характеризуется длинной пакета (в нашем случает длина пакета = 2 словам расположенным по соседним адресам). После того как все данные (слова) считаны/записаны из памяти/либо записаны в нее необходимо выполнить команду закрытия активной строки (PRE - PRECHARGE). Далее через определенное время можно обращаться к любой другой строке.
На производительность всей системы большое влияние оказывает латентность памяти, определяемая задержками в тактах между отдельными командами:
-COMMAND
RATE – скорость выполнения
команд. Задержка между сигналом выбора
чипа и командой активации строки (обычно
1-2 такта).
-
RAS-to-CAS
delay – задержка между
командой активации строки и выбора
нужного столбца (для команд чтения либо
записи).
-
CAS Latency –
задержка выдачи первого слова на шину
от команды чтения, а все последующие
слова поставляются на шину с нулевой
задержкой.
– минимальный
промежуток времени, который должен
пройти с момента активации строки, до
момента ее закрытия.
-
RAS PRECHARGE.
Для каждого типа памяти значения задержек выбираются из допустимых задержек, должны соблюдаться определенные соотношения между задержками. Запись таймингов приводится в виде формулы, например:
