Элементы схемы

Микропроцессора КР580ВМ80А.

Микропроцессор (МП) КР580ВМ80А представляет собой 8-разрядный центральный процессорный элемент с фиксированным набором команд в пластмассовом DIP-корпусе (тип 2), выполненный по n-МОП технологии и совместимый по уровням напряжения входных и выходных сигналов со схемами ТТЛ.

Основные характеристики:

• тактовая частота - 0.5 - 2.5 МГц;

• потребляемая мощность - 1.25 Вт;

• диапазон рабочих температур - -10 ... +70 °С.

• нагрузочная способность - 1 ТТЛ вход I⁰_вых £ 1.8 мА

  I¹_вых £ 0.1 мА;

НАЗНАЧЕНИЕ ВЫВОДОВ:

А0 - А15 - выходы с тремя состояниями, 16-разрядная адресная шина, обеспечивающая адресацию ячеек памяти и устройств ввода-вывода;

D0 - D7 - входы-выходы с тремя состояниями, двунаправленная 8-разрядная шина данных;

Ф1, Ф2 - входы тактовых импульсов, две не перекрывающиеся последовательности синхроимпульсов; единственные сигналы не ТТЛ уровня; задают длительность машинного такта;

SYNC -(СИНХР) выход сигнала синхронизации, указывает начало каждого машинного цикла, выставляется во время первого машинного такта;

RESET - СБРОС, вход установки МП в начальное состояние, при этом счетчик команд устанавливается в 0, триггеры разрешения прерывания и захвата шин сбрасываются;

WR -(Write) ЗАПИСЬ, выход сигнала, указывающего на выдачу байта информации по шине данных из МП для записи в память или устройство ввода-вывода;

DBIN -(Data Bus INput) ЧТЕНИЕ , выход сигнала указывающего на чтение (прием) байта информации по шине данных в МП из памяти или устройства ввода  ;

READY -ГОТОВ, вход сигнала готовности внешних устройств для приема или выдачи информации по шине данных, служит для синхронизации работы МП с памятью и УВВ (особенно медленными);

WAIT -выход сигнала ОЖИДАНИЕ, указывает на состояние ожидания микропроцессором сигнала ГОТОВ от вешнего устройства;

INT -З.ПР., вход сигнала INTerrupt -"Запрос на прерывание" от внешних устройств;

INTE -Р.ПР., выход сигнала INTerrupt Enable-"Разрешение прерывания";

HOLD -ЗХВ, вход сигнала запроса на "Захват шин" для организации режима прямого доступа к памяти (ПДП);

HLDA -П.ЗХВ., выход сигнала "Подтверждения (разрешения) захвата" шин для ПДП, МП приостанавливается и отключается от шин адреса и данных (Z-состояние).

Архитектура центрального процессора КР580ВМ80А.

Генератор тактовых импульсов КР580ГФ24.

Микропроцессорная интегральная микросхема КР5880ГФ24 представляет собой генератор тактовых синхросерий F1 и F2 для микропроцессора КР580ВМ80А. Кроме того, генератор вырабатывает сигналы начальной установки микропроцессора RESET и готовности READY, синхронизированные тактовыми импульсами, и строб STSTB, используемый для фиксации слова состояния в системном контроллере.

С помощью выходных формирователей в микросхеме генерируются синхросерия F1 с длительностью тактового импульса, равной двум периодам опорной частоты, и F2 с длительностью импульса, равной пяти периодам опорной частоты с амплитудой 12В. Кроме того, генератор формирует серию тактовых импульсов F, которые имеют логический уровень напряжения ТТЛ логики и используются для синхронизации памяти и внешних устройств в системе.

Отрицательный импульс строба слова состояния STSTB длительностью 1 период опорной частоты повторяется через 9 периодов и используется для записи слова состояния микропроцессора в системный контроллер КР580ВГ28. На входе RESIN с помощью внешней RC – цепочки, связанной с источником питания, при включении тумблера, закорачивающего емкость на землю, образуется скачек напряжения. Внутренний триггер Шмидта, подключенный ко входу RESIN, генерирует сигнал с крутым фронтом и передает его на вход D-триггера. Таким образом, микросхема генератора формирует сигнал RESET, подаваемый на вход микропроцессора, синхронизированный тактовым импульсом F2. Кроме того, генератор является промежуточным звеном по импульсу готовности READY (синхронизированного F2) между микропроцессором и внешним устройством.

Выводы	Обозначение	Тип вывода	Функциональное назначение
1	RESET	Выход	Начальная установка МП. Сброс.
2	RESIN (L)	Вход	Вход сброса.
3	RDYIN	Вход	Вход готовности.
4	READY	Выход	Готовность. Асинхронный обмен МП с памятью или ВУ.
5	SYNC	Вход	Синхронизация. Сигнал поступает с выхода SYNC МП.
6	F	Выход	Вторая синхросерия F2. Выход сопрягается с ТТЛ логикой.
7	STSTB (L)	Выход	Строб слова состояния.
8	GND	-	Общий
9	+12V	-	Питание +12В.
10	F2	Выход	Синхросерия
11	F1	Выход	Синхросерия
12	OSC	Выход	Генератор гармонических сигналов
13	TANK	Вход	Используется для подключения колебательного контура.
14, 15	XTAL1, XTAL2	Вход	Используют для подключения кварцевого резонатора
16	+5V	-	Питание +5В.

Системный контроллер КР580ВК28.

Системный контроллер КР580ВК28 предназначен для фиксации слова состояния МП КР580ВМ80А, формирования сигналов управляющих памятью и внешними устройствами и буферизации шины данных.

В состав системного контроллера входят: регистр состояния, декодирующая схема, шинный формирователь. В конце первого такта каждого машинного цикла генератор КР580ГФ24 выдает на вход STSTB системного контроллера стробирующий импульс отрицательной полярности. По этому импульсу происходит фиксация слова состояния МП в регистре состояния системного контроллера, которое затем дешифруется с помощью декодирующей схемы, и на соответствующем управляющем выходе (MEMR, MEMW, I/OR, I/OW) появляется сигнал, предназначенный для управления памятью или внешними устройствами. Вход BUSEN используется для управления выводами DB0 – DB7, которые подключаются к системной шине. Если на этот вход подан сигнал высокого уровня, то выводы DB0 – DB7 переходят в высокоимпедансное состояние, позволяя тем самым другим устройствам осуществлять обмен через системную шину данных.

Если к выводу INTA подключить через сопротивление 1 кОм источник напряжения +12В, то системный контроллер выставит на шину данных код команды RST7 (11111111) {содержимое счетчика команд PC сохранить в стеке и перейти к подпрограмме, начальный адрес которой 0000000000111000}. Если в ответ на подтверждающий сигнал низкого уровня системного контроллера INTA внешние устройства ставят на системную шину первый байт команды CALL (10101101) {Сохранить в стеке содержимое счетчика команд}, то системный контроллер выдаст еще два сигнала INTA для того, чтобы прочитать остальные два байта команды CALL.

Выводы	Обозначение	Тип вывода	Функциональное назначение
15, 17, 12, 10, 6, 19, 21, 8	D0 - D7	Входы / выходы	Подключаются к выводам МП D0 – D7
13, 16, 11, 9, 5 18, 20, 7	DB0 – DB7	Входы / выход с z-сост.	Подключаются к шине данных
1	STSTB (L)	Вход	Строб слова состояния МП
2	HLDA	Вход	Подтверждение захвата (сигнал поступает на системный контроллер от МП)
3	WR (L)	Вход	Строб ввода данных (от МП)
4	DBIN	Вход	Строб шины данных при вводе (от МП)
27	I / OW (L)	Выход	Запись во внешние устройства
26	MEMW (L)	Выход	Запись в память
25	I / OR (L)	Выход	Чтение внешних устройств
24	MEMR (L)	Выход	Чтение из памяти
23	INTA (L)	Выход	Подтверждение прерывания
22	BUSEN (L)	Вход	Сигнал управления системной шиной

Шинные формирователи КР580ВА86.

Микросхемы КР580ВА86 - двунаправленные 8-разрядные шинные формирователи (без инверсии; с тремя состояниями), предназначенные для обмена данными между микропроцессором и системной шиной; обладают повышенной нагрузочной способностью.

В данном курсовом проекте эти микросхемы используются в качестве промежуточного звена в обмене информацией между микропроцессором и шиной адреса - для повышения нагрузочной способностью адресных выходов микропроцессора.

Сигнал разрешения передачи ОЕ поступает с выхода HLDA микропроцессора, если OE=1, то входы и выходы в z-состоянии. T – направление передачи.