2.2 Оперативна пам’ять (оп)

2.2.1 Внутрішня організація оп

Основним елементом будь-якої пам'яті є запам'ятовуючий массив (ЗМ), який складається із набору запам'ятовуючих елементів (ЗЕ), які зв'язані між собою за допомогою системи адресних, інформаційних та управляючих шин. В залежності від числа ліній (проводів), які входять у відповідні шини, і від способу доступу до окремих елементів пам'яті розрізняють 3 типи організіції ОП:

1. 2D(dimension) – пам'ять з двовимірною вибіркою;

2. 3D - з вибіркою по 3-м координатам;

3. 2,5D – пам'ять з комбінованою вибіркою.

Умовне графічне зображення (УГЗ) модуля, або кристала, ОП, в якому застосовані роздільні інформаційні шини входу/виходу показано на рис. 2.4.

Рис. 2.4 УГЗ кристала ОП з роздільними інформаційними шинами

У відповідності з УГЗ така пам'ять має n інформаційних входів D₁-D_n, стільки ж інформаційних виходів, k адресних входи і 2 управляючих входи: V₁ - вибір кристала (вибір мікросхеми), V₂ - читання/запис.

При створенні пам'яті певного розміру доводиться використовувати декілька кристалів (модулів пам'яті). В цьому випадку об'єднують відповідні шини. Для того, щоб спростити об'єднання вихідних шин, на виходах модулей пам'яті ставляться елементи або з відкритим колектором, або з 3-ма станами ().

УГЗ модуля пам'яті з двонаправленими інформаційними висновками показано на рис.2.5.

Рис. 2.5 УГЗ модуля пам'яті з двонаправленими інформаційними висновками

Внутрішня організація пам'яті 2D зображена на рис. 2.6.

Рис. 2.6 Внутрішня організація пам'яті типу 2D

Схема ЗЕ пам’яті типу 2D показана на рис. 2.7

Рис. 2.7 Схема ЗМ пам'яті типу 2D

Управляюча шина – запис/читання.

РШЗ – розрядна шина запису;

РШЧ – розрядна шина читання;

АШ – адресна шина (лінія вибірки).

В пам’яті типу 2D до кожного запам’ятовуючого елемента підходить 4 проводи: - провід вибірки,

- 2 інформаційних проводи - зап./чит.,

- управляючий провід.

Кожен елемент пам'яті представляє собою RS-тригер з вхідною та вихідною логікою. Пам'ять може працювати в режимі зберігання, читання інформації.

Для організації режима запису необхідно: 1) на адреснии дешифратор записати адресу тої комірки пам'яті, в яку буде робитись запис інформації; 2) на всі ліві вертикальні розрядні шини запису подати машине слово, що записується; 3) управляючий сигнал запису/читання встановити в 1. При цьому на одній з вихідних адрес дешифратора з'являється високий потенціал, за допомогою якого обирається лінійка (рядок) елементів пам'яті. За допомогою управляючого сигналу і сигналу вибірки відкривається вхідна логіка в кожному елементі пам'яті обраного рядка.

Для організації режиму зчитування необхідно виконати наступні умови: вказати адресу, а значить обрати відповідний рядок або лінійку елементів пам'яті; управляючий сигнал зап./чит. зробити рівним 0. при цьому відкривається вихідна логіка кожного тригера і на всіх розрядних шинах читання з'являється фотографія інформації, що зберігається.

Переваги такої структури: простота, можливість багаторазового зчитування одної і тієї ж інформації

Недолік: складність дешифратора.

Для того, щоб спростити структуру застосовується память типу 3D.

Внутрішня організація пам'яті типу 3D показана на рис. 2.8

Рис. 2.8 Внутрішня організація пам'яті типу 3D

В данному записувальному пристрої ЗМ представляє собою плоску матрицю, яка складається з елементів пам'яті. Матриця зберігає 1 розряд всіх слів. В цій пам'яті інформаційна шина двонаправлена. Тому в кожному елементі пам'яті потрібно використовувати схему з відкритим колектором або трьома станами. До кожного елемента пам'яті підходить 4 проводи, причому 2 проводи вибірки, один інформаційний провід та один управляючий провід.

Схема ЗЕ пам'яті типу 3D показана на рис 2.9.

Рис. 2.9 Схема ЗЕ пам'яті типу 3D

Для організації режиму запису необхідно подати адресу, завдяки чому буде обраний один елемент пам’яті, у якого зустрінуться високий потенціал горизонтальної та вертикальної шин вибірки. На інформаційну шину подати інформацію, що записується, а на управляючу шину «1».

В цій структурі адресний дешифратор зроблений двоступеневим: перша ступінь організована за допомогою двох адресних дешифраторів Х та У, у яких виходів набагато менше, ніж в попередній структурі; друга ступінь дешифратора адреси встановлена в кожному елементі пам’яті.

Внутрішня структура пам'яті типу 2,5D показана на рис 2.10

Рис. 2.10 Внутрішня структура пам'яті типу 2,5D

В цій структурі на виході одного адресного (координатного) дешифратора встановлені схеми спеціальних формувачів-ключів. За допомогою цих формувачів, інформація, що записується, передається тільки на одну вертикальну шину вибірки і ця інформація потрапляє в той елемент памяті, який встановлений на обраному рядку. При зчитуванні інформації зчитується весь рядок, а інформація на вихід Qi видається тільки одного такого розряду. В такій комбінованій структурі зчитування інформації подібне до пам’яті типу 2D, а запис - 3D.