- •Комп’ютерна схемотехніка. Архітектура комп’ютерів 2 зміст
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2. Оперативна пам’ять (оп)
- •2.2.2. Статична пам'ять на біполярних транзисторах
- •2.3. Постійна пам'ять (пп)
- •2.9. Зовнішня оптична пам'ять
- •1. Представлення та обробка інформації
- •Класифікація засобів обчислювальної техніки
- •1.2. Класифікація комп’ютерів
- •1.3. Структурна схема компю’терів, що використовують спільну шину
- •1.4. Системи числення
- •1.4.1. Базові параметри та класифікація систем числення
- •1.4.2.Загальні принципи побудови систем з послідовним обчисленням символів
- •1.4.3. Загальні принципи побудови систем числення з паралельним обчисленням символів
- •1.5. Кодування знакозмінної інформації. Коротка характеристика груп кодів, родинних прямому, зворотному, додатковому. Особливості застосування в комп'ютерах
- •1.6. Формати даних і команд сучасних комп’ютерів
- •1.7. Процесори
- •1.7.1. Склад і призначення пристроїв
- •1.7.2. Блок додавання чисел у формі з фіксованою крапкою
- •1.7.3. Особливості виконання складання чисел у формі з плаваючою крапкою
- •1.7.4. Реалізація процесора двійкового множення. Загальні положення
- •1.7.5. Реалізація множення в прямому коді
- •I варіант.
- •II варіант.
- •III варіант.
- •IV варіант
- •1.7.6. Реалізація в процесорі операції множення в додатковому коді
- •1.7.7. Реалізація методів прискореного множення в процесорах
- •1.7.8. Схемні методи прискореного множення
- •1.7.9. Особливості виконання множення чисел з плаваючою крапкою
- •1.8. Реалізація двійкового ділення в процесорі
- •1.8.1. Реалізація ділення чисел з фіксованою крапкою в прямому коді
- •1.8.2. Особливості ділення чисел у формі з плаваючою крапкою
- •1.9. Добування квадратного кореня
- •Частина 2. Пам'ять комп'ютерів
- •2.1. Класифікація, призначення та основні характеристики пам'яті
- •2.2 Оперативна пам’ять (оп)
- •2.2.1 Внутрішня організація оп
- •2.2.2.Статична пам'ять на біполярних транзисторах
- •2.2.3. Статична пам'ять на езл-інтегральних схемах (іс)
- •2.2.4. Статична пам'ять на уніполярних транзисторах (на мон іс)
- •2.2.5. Динамічна пам’ять (дп) на моп транзисторах
- •2.2.6. Побудова пам’яті необхідної розмірності
- •2.3. Постійна пам'ять (пп)
- •2.3.1. Типи пп
- •2.3.2. Масочні пп (мпп)
- •2.3.3. Однократнопрограмована пам'ять
- •2.3.4. Репрограмована пам'ять
- •2.3.5. Flash-пам'ять
- •2.4. Зп с послідовним доступом(зппд)
- •2.4.1. Зппд на регістрах зсуву
- •2.4.2. Елемент зп з послідовним доступом на мон-транзисторах
- •2.4.3. Буферний зп типу "черга" (бп)
- •2.4.4. Пам'ять типу "список"/"стек"
- •2.5. Асоціативна пам'ять
- •2.6. Зовнішня пам'ять (зп)
- •2.6.1. Типи зп
- •2.6.2. Зовнішня магнітна пам'ять (змп)
- •2.6.3. Способи цифрового магнітного запису
- •2.7. Зовнішня пам'ять з прямим доступом(зпПрД)
- •2.7.1. Накопичувачі на гнучких магнітних дисках(нгмд)
- •2.7.2. Накопичувачі на жорстких магнітних дисках(нжмд)
- •2.7.3. Raid – дискові масиви
- •2.8. Зовнішні зп з послідовним доступом. Накопичувачі на магнітних стрічках(нмс). Стримери
- •2.9. Зовнішня оптична пам'ять
- •2.9.1. Оптичні диски типу cd
- •2.9.2. Оптичні диски типу dvd
- •2.10. Контроль роботи пристроїв пам’яті
- •3.1. Пристрій управління
- •3.1.1 Склад пристрою управління
- •3.1.2. Пу з жорсткою логікою
- •3.1.3. Мікропрограмний пристрій управління (пристрій управління з гнучкою логікою)
- •3.1.4. Мікропрограмний пристрій управління зі змінною тривалістю реалізації мікрокоманд.
- •3.2. Системи переривань
- •3.2.1. Типи і основні характеристики системи переривань
- •3.3. Система управління вводом/виводом
- •3.4. Організація мультипрограмного режиму роботи в сучасних комп’ютерах
- •3.4.1. Форми обслуговування користувачів і види мультипрограмування (мпр)
- •3.4.2. Динамічний розподіл пам'яті
- •3.4.3. Система захисту пам’яті (сзп)
- •0 1 2 3 4 5 6 7
- •3.5. Системи автоматичного контролю
- •3.5.1. Види помилок і способи контролю
- •3.5.2. Контроль передачі кодів
- •3.5.3. Контроль роботи комбінаційних схем
- •3.5.4. Контроль виконання операцій в процесорах
- •3.5.5. Контроль роботи процесорів по модулю 3
2.2.3. Статична пам'ять на езл-інтегральних схемах (іс)
ЕЗЛ ІС – транзисторні ключі з об’єднаними емітерами. У цих схемах транзистори працюють в лінійному режимі (не входять в режим насичення, у зв’язку з чим швидше переключаються), тому такі мікросхеми мають найвищу швидкодію, а значить і найвище споживання.
2.2.4. Статична пам'ять на уніполярних транзисторах (на мон іс)
Статична пам'ять на уніполярних транзисторах показана на рис. 2.15.
Рис. 2.15 Статична паміять на уніполярних транзисторах (на МОН ІС)
В даному ЗП елемент пам’яті представляє собою статичний тригер, який побудований за допомогою n-МОП транзисторів. Практично кожен елемент пам’яті використовує 6 n-МОП транзисторів. На рис. 2.16 показано 4 (VT1-VT4). Замість резисторів R також використовуються транзистори. До кожного елемента пам’яті підходять 3 проводи: адресний, РШ0 та РШ1. При чому за допомогою VT1-VT4 розрядні шини зв’язуються з транзисторами ЗЕ. Як і інші види пам’яті, ця пам’ять працює в трьох режимах: запис, читання, зберігання.
Щоб організувати запис, необхідно обрати елемент пам’яті, при цьому на відповідній АШ з’являється високий потенціал, який відкриває ключові транзистори VT1,VT2. Сигнал запису = 1. На інформаційний вхід подати інформацію. Якщо записується 0, то на вході D – низький потенціал, VT5 відкритий, VT6 закритий, на РШ0 – низький потенціал. Інформацію можна зберігати як завгодно довго. При запису 0 низький потенціал виявиться на РШ0, при запису 1 – на РШ1.
Щоб організувати читання, необхідно обрати елемент пам’яті, при цьому VT1,VT2 відкриваються, управляючий сигнал = 0, VT5,VT6 закриті. Через те, що VT1,VT4 відкриті, на РШ з'виться фото станів обраних елементів пам’яті.
Статична пам'ять на n-МОН транзисторах реалізована в серії К132, а також в серії К565РУ2. Схема УГЗ показана на рис. 2.16, а внутрішня структура – на рис. 2.17.
Рис. 2.16 К565РУ2
Рис. 2.17 Внутрішня структура
В схемі 1 інформаційний вхід, 1 вихід з трьома станами, 10 адресних входів, 2 управляючих. Внутрішня структура: ЗМ(32х32), 2 адресних дешифратора (5 входів, 32 виходи), 32 підсилювачі, в які зчитується весь рядок, місцеве управління, підсилювач зчитування.
2.2.5. Динамічна пам’ять (дп) на моп транзисторах
Якщо в статичній пам’яті елемент пам’яті використовує 6 транзисторів, то в динамічній пам’яті їх менше (4,3,1). Зменшення кількості транзисторів в кожному елементі пам’яті в першу чергу дозволяє підвищити ступінь інтеграції, зменшити вартість. Разом з тим ДП володіє суттєвим недоліком: в цій пам’яті потрібно підтримувати інформацію, що зберігається, т.я. з плином часу вона може загубитись.
Рис. 2.18 Динамічна пам'ять на МОН транзисторах
Розглянемо роботу динамічної пам’яті, в якій кожен елемент пам’яті містить 3 транзистори (рис. 2.18). Інформація в цьому елементі пам’яті зберігається на запам’ятовувальному конденсаторі. Насправді фізично конденсатор відсутній, а в якості елемента пам’яті використовується паразитна емність між затвором та підложкою VT2. Якщо конденсатор елемента пам’яті заряджений, то елемент пам’яті зберігає 0, а якщо розряджений, то – 1. До кожного елемента пам’яті підходить 3 проводи (адресний (вибірки), РШЗ, РШЧ). Щоб організувати запис (управляючий сигнал =1), потрібно вибратиелемент пам’яті (передається високий потенціал на одну з АШ), при цьому VT1,VT3 відкриваються. Якщо записується двійкова одиниця, то на РШЗ буде низький потенціал, і конденсатор елемента пам’яті розрядиться. Якщо записується двійковий 0, то – навпаки.
При читанні вибирається елемент пам’яті подібно до режиму запису транзистори VT1,VT3 відкриваються,(= 0), якщоелемент пам’яті зберігає одиницю (конденсатор розряджений), то VT2 буде відкритим, тому на виході Q потенціал буде високим, якщо елемент пам’яті зберігає 0 (конденсатор заряджений), на виході – низький. При читанні відкритий нижній елемент «&», РШЗ та РШЧ замикаються. При зчитуванні виконується регенерація інформації. Ця пам’ять має відкритий колектор.