- •7.091501 І 8.091501 "Комп'ютерні системи та мережі"
- •7.091503 І 8.091503 “Спеціалізовані комп'ютерні системи“
- •Анотація
- •Аналіз задач і алгоритмів
- •Особливості задач і алгоритмів.
- •Особливості організації обчислювальних засобів
- •2. Алгоритми швидкого перетворення Фур’є та їх програмна реалізація
- •2.1. Основні положення алгоритму шпф
- •2.2. Програмна реалізація основних елементів шпф
- •3. Організація dsp- процесорів для задач опрацювання сигналів та зображень
- •3.2. Вимоги до пос при реалізації алгоритмів цос (на прикладі виконання алгоритму шпф в режимі реального часу)
- •3.3. Типова структура процесора опрацювання сигналів та зображень
- •4: Інтерфейси dsp-процесорів
- •4.1. Аналіз паралельного інтерфейсу з dsp-процесорами: читання даних з ацп, що під’єднаний до адресного простору пам’яті
- •4.2. Аналіз паралельного інтерейсу з dsp-процесорами: запис даних в цап, що під’єднаний до адресного простору пам’яті
- •4.3. Аналіз послідовного інтерфейсу з dsp-процесорами
- •5: Проектування процесора шпф на пос
- •5.2. Аналіз (розробка) блок-схеми виконання алгоритму шпф на заданому типі процесора
- •5.3. Розрахунок основних параметрів
- •5.4. Розробка функціональної схеми
- •6: Проектування засобів опрацювання сигналів та зображень на пліс
- •6.2. Оцінка продуктивності вузла реалізації алгоритму шпф на пліс
- •Побудова граф-алгоритму шпф з основою 2 наведена в попередніх розділах.
- •7. Реалізація алгоритмів опрацювання сигналів та зображень на нейропроцесорах
- •Векторний співпроцесор
- •8. Стиск нерухомих зображень з використанням перетворень різного типу дискретних косинусних перетворень
- •8.1. Стиск нерухомих зображень з використанням дискретних косинусних перетворень
- •8.2. Стиск нерухомих зображень з використанням хвилькових перетворень
- •8.3. Стиск зображень з використанням методу кодування областей хвилькового перетворення
- •8.4. Стиск зображень з використанням методу дерев нулів хвилькового перетворення
- •8.6. Адаптивні хвилькові перетворення : Хвилькові пакети.
- •9. Опрацювання мовних сигналів
- •9.1. Мовні технології
- •9.2. Алгоритм динамічного часового вирівнювання для розпізнавання слів з невеликого словника
- •9.3. Розпізнавання злитної мови з великим словником
- •10. Використання вікон для опрацювання сигналів
- •10.1. Просочування спектральних складових
- •10.2. Вікна та їх основні параметри
- •10.3. Класичні вікна
- •10.4. Гармонійний аналіз
- •11. Діагностика і контроль процесорів і систем опрацювання сигналів та зображень
- •11.1. Особливості діагностики та контролю процесорів та систем опрацювання сигналів та зображень
- •11.2. Ієрархічність засобів діагностики та контролю процесорів та систем опрацювання сигналів та зображень
- •11.3. Процес формування ачх
- •11.4. Визначення і дослідження виду ачх
- •Висновки
- •Література
- •Цифрове опрацювання сигналів та зображень: Алгоритми та реалізація Навчальний посібник
- •7.091501 І 8.091501 "Комп'ютерні системи та мережі",
- •7.091503 І 8.091503 “Спеціалізовані комп'ютерні системи“
5.4. Розробка функціональної схеми
На вхід сигнального мікропроцесора надходять такі сигнали:
CLKIN – сигнал синхронізації, що надходить з внутрішнього тактового резонатора;
– глобальний сигнал аппаратного скиду;
– сигнал зовнішнього маскованого переривання;
Вихідними та двонапрямленими сигналами по відношенню до мікропроцесора є:
– сигнал вибору кристалу мікросхеми завантажувальної пам`яті;
ADDR[31:0] – шина адреси;
DATA[47:0] – шина даних;
– строб читання даних з зовнішнього пристрою у мікропроцесор;
– строб запису даних у зовнішній пристрій з мікропроцесора;
– сигнали вибору кристалів відповідно зовнішнього ПЗП(MS1) та зовнішнього ОЗП(MS0);
Інші сигнали або не задіяні, або їх використання не розглядається у даному прикладі.
Розробка керуючого пристрою
Призначення даного вузла – арбітраж доступу до зовнішнього ОЗП між обчислювальним процесором та давачем сигналу.
Сигнали, що надходять на керуючий пристрій:
CLK – сигнал синхронізації з давача;
– глобальний сигнал апаратного скиду;
STRD – строб даних, що надходить з давача;
ADDR_IN – шина адреси з обчислювального процесору;
– строб читання зовнішньої пам`яті, надходить з процесору;
– вибір кристалу зовнішньої пам`яті, надходить з процесору;
Сигнали, що виходять з керуючого пристрою:
– дозвіл видачі даних з мікросхеми зовнішньої пам`яті;
– дозвіл запису до мікросхеми зовнішньої пам`яті;
– вибір кристалу зовнішньої пам`яті;
ADDR_OUT – шина адреси, що скеровується на мікросхему зовнішньої пам`яті;
– сигнал маскованого переривання;
Рис.5.9.Часова діаграма запису у зовнішній ОЗП
Регістр стану зберігає значення сигналів , , , Вихід можна використати як сигнали дозволу у буферній розв`язці для шини даних, оскільки сигнали та взаємовиключаючі і суперечать один одному. Сигнал можна також використати як сигнал ACK, що надходить на процесор і є підтвердженням доступу до зовнішньої пам`яті зовнішнім пристроєм.
Рис.5.10. Структура керуючого пристрою
Рис.5.11. Структура обчислювальної системи
Сигнал формується лічильником при досягненні межі лічби і направляється на процесор, де обробляється програмою обробки переривань. Лічильник сам скидає сигнал переривання на початку нового циклу лічби. Лічильник сам скидається у початковий стан при надходження стробу даних, а також при подачі апаратного скиду. Дані надходять із сенсора 16-розрядними і по черзі записуються у зовнішнє ОЗП
6: Проектування засобів опрацювання сигналів та зображень на пліс
6.1. Однокристальна реалізація на ПЛІС алгоритму ШПФ
Для реалізації високошвидкісних пристроїв ЦОС найбільш прийнятні ПЛІС таких сімейств, як Vіrtex, Vіrtex-E, XC4000XL/XLA/XV, Spartan/XL.
Привабливою рисою ПЛІС для реалізації алгоритмів ЦОС є наявність внутрішнього швидкодіючого розподіленого ОЗП, вбудованих вузлів обчислення ШПФ тощо.
На рис. 6.1 наведена структурна схема вузла реалізації алгоритм ШПФ на ПЛІС. Вхідне ОЗП використовується для завантаження вхідної послідовності, збереження результатів проміжних обчислень і вивантаження результатів перетворення. Буферне ОЗП - для збереження результатів проміжних обчислень, у ПЗУ зберігаються значення коефіцієнтів WNr. Застосування двох ОЗП дозволяє одночасно виконувати операції читання і запису та забезпечити коректність опрацювання даних. Блок "метелик" виконує обчислювальні дії відповідно до виразу (1.11), причому число помножувачів у загальному випадку може бути різним - від 1 до 4. Блок керування формує сигнали синхронізації і необхідні сигнали керування.
Рис. 6.1. Узагальнена структурна схема виконання алгоритму ШПФ на ПЛІС
Наприклад, якщо обчислення перетворення відповідно алгоритму ШПФ при N = 256 відбувається за 8 ступенів, то при апаратній реалізації на ПЛІС потрібно додати ще 2 ступені - ступінь завантаження вхідних даних і ступінь вивантаження результатів перетворення. Таким чином, повне перетворення вимагає 10 ступенів:
1 ступінь - запис вхідної послідовності у вхідне ОЗП відповідно до двійкової інверсії номерів. 2 ступінь - перша ступінь перетворення. Дані зчитуються з вхідного ОЗП, перетворюються і записуються в буферне ОЗП.
3 ступінь - друга ступінь перетворення. Дані зчитуються з буферного ОЗП, перетворюються і записуються у вхідне ОЗП.
4, 6, 8 ступіні аналогічні другій ступені.
5, 7, 9 ступіні аналогічні третій ступені.
10 ступінь - вивантаження отриманого перетворення з вхідного ОЗП.