Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Учебное пособие КТС

.pdf
Скачиваний:
41
Добавлен:
11.02.2015
Размер:
2.09 Mб
Скачать

Время одного цикла является параметром, который выбира- ется при программировании контроллера. Это время изменяется в диапазоне 0,2-2,0 сек и устанавливается с шагом 0,2 сек. Время

обслуживания всех запрограммированных алгоблоков должно быть не больше установленного времени цикла.

В оставшуюся от обслуживания алгоблоков часть времени выполняется самодиагностика контроллера. Если в течение одного цикла эта процедура не успевает закончиться, она "растягивается" на несколько циклов, после чего начинается вновь. Таким образом, при увеличении резерва времени задержка обнаружения неис- правности уменьшается.

Помимо времени, которое требуется на обслуживание ал- гоблоков и на самодиагностику, требуется также определенное время на прием, передачу и обработку сообщений через интер- фейсный канал.

Это время зависит от объема передаваемой и принимаемой информации. Общее время, затрачиваемое на обслуживание ал- гоблоков Т и интерфейсного канала ТИН, должно быть меньше времени цикла То: Т + Тин <То.

При выборе времени цикла То желательно оставлять ре- зерв, не меньший 0,01-0,02 сек. Если это соотношение не выпол- няется, необходимо увеличить время цикла То либо уменьшить объем решаемой задачи.

При работе интерфейсного канала поток сообщений может быть неравномерным и при отдельных "пиковых" нагрузках на ин- терфейс время ТИН может возрасти. Когда это происходит, кон- троллер автоматически "растягивает" время цикла, с тем чтобы обязательно были обслужены все алгоблоки. Однако при этом на- рушается правильный отсчет реального времени (т.е. возникает временная погрешность), поэтому средства самодиагностики сиг- нализируют о возникновении неисправностей типа "ошибка". Если по происшествии времени соотношение вновь начнет выполнять- ся, ошибки пропадает.

Цикличность обслуживания алгоблоков приводит к тому, что задержка в обработке сигналов зависит от порядка "расстановки" соединенных между собой алгоритмов. В каждом цикле алгоблок получает на свой вход сигналы, вычисленные в предыдущем цикле алгоблоками, с которыми данный алгоблок связан по конфигура- ции. Для минимизации задержки желательно, чтобы алгоблок- ис-

23

точник имел меньший номер, чем алгоблок -приемник (величина этой разницы значения не имеет).

2.8.Взаимное соответствие сигналов и параметров настройки

При конфигурировании алгоблоков разнотипность сигналов на соединяемых входах и выходах не является препятствием для их соединения. Единственное, что необходимо при этом учитывать

это взаимное соответствие диапазона изменения различных сиг- налов. Причем, взаимное соответствие имеется не только между непрерывными сигналами, но и между непрерывными сигналами, с одной стороны, и дискретными с другой.

Взаимное соответствие различных типов сигналов приведе- но в табл.2.

2.9.Режимы работы алгоритмов и безударность

Всоставе библиотеки P-130 имеется группа алгоритмов, ко- торая реагирует на какие-либо дискретные события или регистри-

рует достижение аналоговым сигналом установленных уровней ограничения. К этой группе относятся алгоритмы ручного управле- ния, изменения вида задания, переключения, ограничения и т.д.

Указанные алгоритмы инициируют переход предвключенных алгоритмов в один из двух режимов: отключения или запрета. В этих режимах работа алгоритмов изменяется таким образом, что- бы возврат в стандартный режим работы произошел безударно.

Для безударного изменения режимов в P-130 предусмотрена процедура так называемого обратного счета. Суть ее заключается в том, что команда изменения режима вместе с вычисленным зна- чением начальных условий передается от одного алгоритма к дру- гому против основного потока информации, то есть от входа одно- го к выходу другого - предвключенного - алгоритма.

Обратный счет реализуется лишь в том случае, когда в по- следовательной цепочке алгоритмов есть хотя бы один алгоритм, который в состоянии отслеживать и запоминать результат обрат- ного счета. Такие алгоритмы называются следящими.

К следящим относятся, следующие алгоритмы: РАН - регулирование аналоговое; РИМ - регулирование импульсное; ИНТ - интегрирование; ДИБ - динамическая балансировка.

24

 

 

 

 

Таблица 2

 

Взаимное соответствие сигналов

 

 

 

 

 

 

Сигнал на

 

Сигнал на выходе алгоблоков

 

входе ал-

Аналоговый,

Временной,

Числовой, N

Дискретный, D

гоблока

Y, %

Т, с, мин, час

 

 

Аналого-

Х=Y

Х=Т/4,096

Х=Т/40,96

Х=-100 при D=0

вый, Х, %

 

 

 

Х=100 при D=1

Временной,

Т=4,096Х при

Т=Т

Т=0,1N при

Т=0 при D=0

Т, с, мин,

0£Y<199,9

 

0£N<8191

Т=409,6 при

час

Т=0 при Y <0

 

Т=0 при N<0

D=1

 

Тпри

 

Тпри

 

 

Y=199,9

 

N=8191

 

Числовой,

N=40,96Y

N=10T

N=N

N=-4096 при

N

 

 

 

D=0

 

 

 

 

N=4096 при

 

 

 

 

D=1

Дискрет-

С=1 при Y³0

С=1 при лю-

С=1 при N³0

С=D

ный, С

С=0 при Y<0

бом Т

С=0 при N<0

 

Масштаб-

КМ=Y/12,5

КМ=Т/51,2

КМ=N/512

КМ=-8 при D=0

ный коэф-

 

 

 

КМ=8 при D=1

фициент,

 

 

 

 

КМ

 

 

 

 

Коэффици-

КП=0,64Y

КП=Т/6,4

КП=N/64

КП=-64 при D=0

ент пропор-

 

 

 

КП=64 при D=1

ционально-

 

 

 

 

сти, КП

 

 

 

 

Скорость

V=Y при

V=Т/4,096

V=N/40,96

V=0 при D=0

изменения,

0£Y<199,9

 

при 0£N<8191

V=100 при D=1

V, %/с,

V=0 при Y<0

 

V=0 при N<0

 

%/мин,

V=¥ при

 

V=¥ при

 

%/час

Y=199,9

 

N=8191

 

Длитель-

ТИМП=0,12(40,

ТИМП=0,12(10Т

ТИМП=0,12(N+

-

ность им-

96Y+1) при

+1) при

1) при 0£N£31

 

пульса,

0£Y£0,757

Т£3,1

 

 

ТИМП

 

 

 

 

Техниче-

W=40,96Y

W=10Т

W=N при

W=4096 при

ские едини-

при

 

-1999£N£8191

D=1

цы, W

-48,8£Y£199,9

 

 

 

Ряд алгоритмов становятся следящими при определенных условиях. Например, алгоритм ЗДН становится следящим при на- личии динамической или статистической балансировки. Если алго- ритм является следящим, это оговаривается при его описании. Если в последовательной цепочке нет следящих алгоритмов, об- ратный счет не реализуется.

25

В общем случае алгоритм имеет несколько входов и выхо- дов, однако в процедуре обратного счета участвуют лишь опреде- ленные входы и выходы, называемые каскадными (на функцио- нальной схеме алгоритма обозначаются символом - К). Алгоритм может содержать несколько каскадных входов, но каскадный вы- ход всегда один. Это означает, что алгоритм получает начальные условия лишь по одной цепи.

Если перед алгоритмами, управляющими режимом, включе- на цепочка других алгоритмов имеющих каскадные входы-выходы, в процедуре обратного счета участвуют все эти алгоритмы. Алго- ритмы, не имеющие каскадных входов-выходов, блокируют проце- дуру обратного счета.

Каскадные входы и выходы участвуют в обратном счете лишь в режимах отключения и запрета. В стандартном режиме они

наряду с остальными входами и выходами выполняют обычные функции, предписанные конкретным алгоритмам.

Особенности обратного счета можно проиллюстрировать на следующем примере.

Х

YИ = òХdτ

Y1(к)

Х1(к)

 

 

 

 

 

 

 

 

Y2

 

Х2 (к)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х

 

Y1(к)

Х2

(к)

 

 

 

 

 

YИ = òХdτ

 

 

 

 

 

 

 

 

 

 

 

Y2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б)

Рис.4. Особенности режимов работы а) работа в режиме отключения; б) работа в режиме запрета

В схеме рис. 4,а после следящего алгоритма интегрирования включен алгоритм переключения. Выход интегратора Y1, входы X1 и X2 и выход Y2 переключателя являются каскадными. В стандарт-

26

ном режиме (сигнал на входе С=0 ) справедливы следующие соот- ношения:

Y1 = YИ = òХdτ + Y0; X1 = Y1; Y2 = X1,

где YИ и Y0 -соответственно значение сигналов в интегральной ячейке и начальное значение этого сигнала.

Если на вход С поступает дискретный сигнал С=1, переклю- чатель отключает интегратор, при этом на входе X1 переключателя

формируется команда отключения вместе с значением начальных условий X1=Y2. Эти сигналы передаются на выход интегратора, в результате чего устанавливается Y1=Y2. Интегратор переходит в режим отключения, при этом интегрирование входного сигнала Х прекращается, а интегральная ячейка отслеживает сигнал Y1 , то есть YИ=Y1. При обратном переключении (С=0) устанавливаются начальные условия для интегратора Y0=Y2=X2 и включение инте- гратора произойдет безударно.

В другом примере (рис. 4,б) до тех пор, пока выходной сиг- нал интегратора Y1 не вышел за область ограничения, Y2=Y1=X2.

Как только сигнал Х2 сравняется с порогом ограничения XМКС на каскадной входе X2 формируется команда запрета на увеличение.

Эта команда передается на каскадный выход Y1 интегратора и увеличение сигнала в интегральной ячейке YИ блокируется. При перемене знака сигнала X и интегратор, и ограничитель переходят в стандартный режим работы. Аналогично ведет себя схема при достижении порога ограничения XМИН - с той лишь разницей, что формируется команда запрета на уменьшение.

Таким образом, при отключении в результате обратного сче- та интегратору передается два сигнала: дискретный сигнал (ко- манда) отключения и аналоговое значение начальных условий,

причем оба сигнала передается по одной и той же связи между алгоритмами и через одни и те же входы-выходы. При запрете пе- редается лишь команда запрета.

1. В системе состоящей из нескольких алгоблоков, могут встретиться следующие два случая: В последовательной цепочке один алгоблок вырабатывает команду запрета, другой - отключе- ния. В этом случае алгоблок, который вырабатывает команду за- прета и получает через свой каскадный выход команду отключе- ния, транслирует предвключенному алгоритму команду отключе- ния. Если алгоритм, вырабатывающий команду отключения, полу- чает через свой каскадный выход команду запрета, то он также

27

транслирует предвключенному алгоритму команду отключения. В этом смысле команда отключения приоритетна, над командой за- прета.

2. К выходу одного алгоблока могут быть подключены не- сколько алгоблоков, вырабатывающих команды отключения и (или) запрета. В этом случае приоритет отдается не виду команды, а алгоблоку, ближайшему по номеру к данному алгоблоку. Если алгоблоки, вырабатывающие режимные команды, имеют номера как меньше, так и больше номера данного алгоблока, то приорите- тен алгоблок с минимальным номером в группе старших номеров.

Процедура обратного счета учитывает инверсию сигнала на каскадном входе. Например, если в схеме рис. 4,б на входе X2 ус- тановлена инверсия и достигнуто ограничение по максимуму, инте- гратору передается команда запрета на уменьшение.

3. ОРГАНИЗАЦИЯ ВВОДА-ВЫВОДА КТС РЕМИКОНТ Р-130

Комплекс технических средств Ремиконт Р-130 является пректно-компонуемым изделием, поэтому схема подключения его

внешних цепей не является жестко фиксированной и зависит от конкретного состава блоков и устройств.

3.1.Внешние цепи блока контроллера БК-21

Все модели и все модификации блока контроллера имеют единый принцип организации ввода-вывода. Все внешние цепи подключаются к блоку контроллера через 3 разъема, расположен- ных на задней стенке шасси (рис.5).

Через разъем «ПРИБ» типа РП15-9 на 9 контактов подклю- чаются приборные цепи, к которым относятся:

питание 24 В постоянного тока;

аварийные выходы;

интерфейсы (внешние).

Схема включения приборных цепей не зависит ни от модели, ни от модификации контроллера.

Все аналоговые и дискретные цепи (цепи УСО), подключае- мые к блоку контроллера, делятся на две группы: А и Б. Цепи груп- пы А подключаются к разъему «УСО Гр.А», цепи группы Б к нижнему разъему «УСО Гр.Б». Оба разъема УСО типа РП15-23 на 23 контакта.

28

X 1

Приборные цепи

 

<<

 

Питание

 

 

 

 

M

 

Интерфейс

 

 

1 − 8

 

<<

 

Авар . выход

 

 

X

2

 

 

 

 

 

 

 

 

<<

 

 

Входы выходы ,

 

 

M

 

УСО

группа А

 

 

 

 

группа А

1

− 21

 

 

 

 

 

 

<<

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X 3

 

 

 

 

 

 

 

 

 

<<

 

 

 

Входы выходы ,

 

M

 

УСО

 

группа Б

 

− 21

 

 

группа Б

 

1

 

 

 

 

 

 

 

<<

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис.5. Организация внешних цепей блока контроллера БК-21: X1 -гнездо разъема РП15 – 9; X2, X3 - гнезда разъема РП15 – 23

На шасси блока контроллера устанавливаются два модуля УСО, которые взаимодействуют с цепями, подключенными к разъ- емам соответственно групп А и Б. Состав модулей УСО зависит от модификации блока контроллера (но не зависит от его модели), поэтому схема подключения внешних цепей к разъемам УСО так- же зависит от модификации контроллера (т.е. от конкретного на- бора модулей УСО).

Схема внешних соединений для групп А и Б однозначно оп- ределяется типом модуля УСО, связанного с разъемом соответст- вующей группы. Всего имеется 7 типов модулей УСО. Эти модули определяют 7 типов входов-выходов, отличающихся номенклату- рой сигналов и сочетанием входов и выходов.

Двухзначный код комплектности блока контроллера БК-21 образуется путем соединения двух однозначных номеров, харак- теризующих тип входа-выхода для групп А и Б, при этом старшая цифра кода модификации равна типу входа-выхода группы А, а младшая цифра группы Б.

29

Код модулей УСО, количество входов и выходов в одном модуле приведены в табл. 3. Например, модификация 15 означает, что к разъему УСО группы А должны подключаться цепи типа 1 (8 аналоговых входов и 2 аналоговых выхода), а к разъему группы Б

цепи типа 5 (8 дискретных входов и 8 дискретных выходов). Код комплектности контроллера выбирается проектировщи-

ком системы автоматического управления в зависимости от реаль-

ной потребности в обработке дискретных и аналоговых сигналов от датчиков и необходимого числа формируемых сигналов управ- ления.

Таблица 3

Коды модулей УСО и количество входов и выходов в одном модуле

Тип

Код

Количество

Количест-

Количество

Количест-

модуля

модуля

аналоговых

во анало-

дискретных

во дис-

 

 

входов

говых вы-

входов

кретных

 

 

 

ходов

 

выходов

-

0

0

0

0

0

МАС

1

8

2

0

0

МДА

2

8

0

0

4

МСД

3

0

0

0

16

МСД

4

0

0

4

12

МСД

5

0

0

8

8

МСД

6

0

0

12

4

МСД

7

0

0

16

0

3.1.1.Подключение цепей входа-выхода типа 1

Входы-выходы типа 1 это 8 аналоговых входов и 2 анало- говых выхода. Организация цепей модуля и подключение внешних цепей к модулю типа 1 показана на рис.6. Каждый аналоговый вход подключается к «своему» аналого-цифровому преобразова- телю (АЦП). Аналоговые входы контроллера рассчитаны на сигнал 0-2 В постоянного тока. Преобразование токовых сигналов 0-5 мА, 0(4)-20 мА или сигнала напряжения 0-10 В в сигнал 0-2 В осущест- вляется с помощью нормирующих резисторов, подключаемых к промклеммнику, либо входящих в состав клеммно-блочного соеди- нителя КБС-23. Выбор сигнала 0-20 мА или 4-20 мА осуществля- ется программно с помощью алгоритма аналогового ввода. Каж-

30

дый аналоговый вход гальванически изолирован от других анало- говых входов и других цепей контроллера с помощью трансформа- тора.

Рис.6. Подключение внешних цепей к модулю УСО типа 1 (8 ан. вх.; 2 ан. вых.): 1-АЦП с гальванической развязкой; 2-коммутатор; 3- ЦАП с гальванической развязкой

Два аналоговых выхода рассчитаны на сигнал 0-5 мА или 0(4)-20 мА. Верхнее значение диапазона (5 мA или 20 мA) опре- деляется номиналом резистора, расположенного в модуле УСО. Выбор сигнала 0-20 мA или 4-20 мA также осуществляется про- граммно с помощью алгоритма аналогового вывода.

Аналоговые выходы являются пассивными, поэтому для их

питания требуется внешний нестабилизированный источник 24 В постоянного тока.

31

Оба аналоговых выхода имеют общую точку, но от осталь-

ных цепей контроллера эти выходы гальванически изолированы с помощью трансформатора.

3.1.2.Подключение цепей входа-выхода типа 2

Входы-выходы типа 2 это 8 аналоговых входов и 4 дис- кретных выхода. Организация цепей модуля и подключение внеш- них цепей к модулю типа 2 показана на рис.7.

Рис.7. Подключение внешних цепей к модулю УСО типа 2 (8 ан. вх.; 4 дискр. вых.): 1-АЦП с гальванической развязкой; 2-коммутатор; 3- ЦДП с гальванической развязкой; Д- дискретные выходы; И- импульсные выходы; М-цепь «меньше»; Б- цепь «больше»

Организация аналоговых входов такая же, как для типа 1. Дискретные выходы выполнены в виде транзисторного клю- ча, при этом логическому 0 соответствует разомкнутое, а логиче-

ской 1 замкнутое состояние ключа.

32