- •7.Лекция. Комбинациялық типті цифрлық құрылғылар. Екілік сумматорлар (қосқыштар). Бір разрядты сумматорлар (қосқыштар)
- •7.1Екілік сумматорлар (қосқыштар)
- •7.1.1 Бір разрядты сумматорлар (қосқыштар)
- •7.1.2 Көпразрядты сумматорлар. Көпразрядты сумматорлар жасау әдістері:
- •Параллель тасмалдауы бар параллель сумматорлар
- •8. Кодтайтын және декодтайтын құрылғылар. Шифраторлар. Дешифраторлар (декодерлер).
- •8.1 Шифраторылар
- •4.2.2 Дешифраторлар (декодерлар)
- •. Цифрлық сигналдардың коммуторлары. Мультиплексорлар. Дешифраторлар-демультиплексорлар.
- •9.1Мультиплексорлар
- •9.2Дешифраторлар-демультиплексорлар
- •10.Кодтарды салыстыру құрылғысы.Цифрлік компараторлар.Кодтарды түрлендіргіштер.ИндикаторларПреобразователикодов. Индикаторы.
- •10.1 Кодтарды түрлендіргіштер. Индикаторлар
- •11.Тізбекті(реттілік) типті цифрлық құрылғы. Триггерлер. Rs-триггерлер. D-триггерлер (кідіріс триггерлері). Jk-триггерлер. Симметриялы емес триггерлер.
- •11.2 Rs-триггерлері
- •Логикалық элементерлі rs-триггерлері
- •Синхроннды rs-триггерлер
- •S,r и e-типті rs-триггерлер
- •11.2.1D-триггерлері (кешеуілдетін триггерлер)
- •Тактылатын d-триггерлер. Dv-триггерлер
- •11.2.2 Т-типті триггер (Санауыш триггер)
- •11.2.3 Jk-триггерлер
- •11.2.4Симетриялыеместригерлер
- •13. Импульсті санағыштары.Қосатын санағыштар. Алатын және реверсивті санауштар. Еркін санау коэффициентті санауштар. Интегралдық түрде орындалған әмбебап санауыштар(мысалдар)
- •13.1 Санауыштарға қойылатын талаптар
- •13.2 Қосқыш санауыштар
- •13.3 Алатын және реверсивті санауыштар
- •13.4 Санауының еркін коэффициенті бар санауыштар
- •13.5 Тізбектеп-параллель ауыстыруы бар санауыштар.
- •13.6 Интегралдық түрде істелген (мысалдар) әмбебап санауыштар к155ие2, к155ие4 и к155ие5,санауыштардың микросхемалары.
- •Реверсивті санауыштар к155ие6 және к155ие7 (65сурет)
- •Айнымалы бөлу коэффициенті бар жиілік бөлгіш-санауыш к155ие8 (66сурет).
- •14. Еске сақтайтын құрылғылар.ЭеМеске сақтау құрылғыларның иерархиясы. Еске сақтайтын құрылғылардың құрлым сұлбасы. Оперативные запоминающие устройства. Типы оперативных запоминающих устройств.
- •14.1 Эем еске сақтау құрылғыларның иерархиясы.
- •14.2Еске сақтайтын құрылғының құрлымдық сұлбасы
- •2D құрлымы
- •3D құрлымы
- •Үш өлшемді сипаттамасы бар түрде 3d құрылымы тек қана көп разрядты ұйымдастырылған есқ қолданылады.Бұл жағдайда бірнеше матрицаға байланысты параллель қосылған екі дешифратормен басқарылады
- •2Dм құрлымы(67 сурет)
- •14.3Оперативті еске сақтайтын құрылғы
- •14.3.1 3Оперативті еске сақтайтын құрылғы типтері
- •15. Жқ негізгі параметрлері. Статикалық оесқ сыртқы ұйымдастыруыжәне уақыт диаграммалары. ОесҚмикросхемалары.
- •6.3.3 Статикалық оперативті сақтау құрылысының сыртқы ұйымдастыруы және уқыт диаграммалары.
- •15.1 Оесқ микросхемалары
- •Список использованных источников
8. Кодтайтын және декодтайтын құрылғылар. Шифраторлар. Дешифраторлар (декодерлер).
8.1 Шифраторылар
Шифратор (кодер) –кірісіне берілген (кіретін) басқаратын сигналдарды n-разрядты екілік кодқа айналдыруға арналған функциональды түйіншік.
Сонымен қатар, мұндай сигналдар немесе командалар ондық сандар болуы мүмкін, мысалы шифратордың көмегімен екілік кодқа түрленетін командының номері .
Мысал ретінде 3-разрядты шифратордың сұлбасын жасайық. Алдымен сигналдың коды екілік кодпен берілген,кодтар кестесін (ақиқат кестесін) сызайық.(27,а сурет) .НЕМЕСЕ элементерімен іске асырылған сұлба 27,б суретінде көрсетілген.
27сурет. 3-разрядты ширатордың кодтар кестесі. а), оның функциональдық сұлбасы б) және ШГБ в).
Жалпы жағдайда ,екілік кодты қолданғанда 2n кіріс сигналдарын кодтауға болады. Егерде кірісінің біреуіне де жалпы жағдайда кіріс сигналы берілмейтін болса,онда жоғарғыда қаралған сұлбада «000» шығу коды
X0 кіріске сигнал бергенде баршығыстар болады. X0 сигналын бірмағаналы идентификация жасау үшін, интегралдық сұлбаларда тағы бір сигнал қалыптасады, ол кіріс сигналдың берілуінің белгісі,бұл басқа мақсаттарда да қолданылады.28 суретте 3 разрядты басым (приортетті) 8 кірісі бар шифратордың ШГБ(шарты графикалық белгісі) көрсетілген
28сурет. 3-разрядты басым (приоритетті) шифратор К555ИВ1 а) және екі МС жалғағаны б)
Кез келген кірісіне сигнал берілгенде, G=1, P=0 болып тағайындаладыда, ал цифрлық шығыстарында-сигнал берілген кірістің номерінің екілік коды
шығады. Егерде сигнал біруақытта екі немесе бірнеше кіріске берілсе,онда шығысында үлкен номері бар кірістің коды тағайындалады.Осыдан шифратордың аты басым (приоритетті) деп аталады.
Егер 0…7 кірістерінің біріне сигнал (лог.«0») берілсе, DD3 шығыстарында тура кодтың кіші разрядтары пайда болады, ал G DD1 шығысында- лог. «0», егерде 8…15 кірістерінің біріне лог.«0» берілсе,онда Р кірісінен берілген лог. «1» DD2 DD1-ің жұмыс істеуіне тиым салады.Бұл жағдайда DD3кіші разрядтары DD2,микросхемамен анықталады, ал 8 крістің шығысында шығыс коды лог. «1» болады. Сонымен 1, 2, 4, 8шығысынан кіріс сигнал берілген кірістің номеріне сәйкес тура код алуға болады
4.2.2 Дешифраторлар (декодерлар)
n кірістің кіреберісіндегі кодқа тәуелді, тек қана өзінің 2n кірістерінің бірінде «лог. 1» (жоғарғы деңгейдегі дешифратор) немесе «лог. 1» (төменгі деңгейдегі дешифратор) сигналын тудыратын функционалдық түйіншік дешифратор деп аталады.
Дешифратор — функциональный узел, вырабатывающий сигнал «лог. 1» (дешифратор высокого уровня) или сигнал «лог. 0» (дешифратор низкого уровня) только на одном из своих 2n выходах в зависимости от кода двоичного числа на n входах.
29 сурет. Дешифратор: а)ақиқат кестесі; б) – функциональдық сұлба.
Дешифраторлар басқару құрылғыларында кеңінен қолдынылады.Олар кірісіндегі сигналға сәйкес қандай бірорындаушы құрылғыға әсер ететін
басқаратын сигнал қалыптастырады
Дешифраторлардың интегральды микросхемаларды қосымша кірістерімен жасайды, мысалы рұқсат беретін кіріспен (стробтау). Стробтау оның жұмысын кірісіндегі цифрлық код өзгергенде өту үрдісі уақыт интервалында жұмысына тиым салып, кірісінде жалған сигналдардың пайда болдырмайды.
ИД3 (30 сурет) микросхемасының 4адресті кірісі бар1,2,4,8 екілік кодының салмақтық коэффициенті бар, стробтайтын S екі инверсті кіріс,ЖӘНЕ мен біріктірген, және 0–15 дейін 16 инверсті кірісі бар.
Егер стробтаудың екі кірісінде «лог. 0»,онда номері кіріс кодының ондық эквивалентіне сәйкес шығыста «лог. 0» болады.Егерде S стробтайтын кірістердің бірінде «лог. 1» болса, онда микросхемалардыңбарлық шығысында кірістерінің жағдайына байланысыз «лог. 1».қалыптасады.
Екі стробтау кірісінің барлығы микросхемалардың қолданылуының мұмкіндігін кеңейтеді. Бір инвертормен толықтырылған ИД3 екі микросхемадан 32 кірісі бар дешифратор(31сурет), жинауға болады, ал 17 микросхемадан-256 кірісі бар дешифраторды(32сурет).
32сурет. 256 шығысы бар дешифратор