- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
§ 3.3 Сумматор с двухколейным переносом.
Из выражений А можно получить следующие значения суммы и переноса:
или
Особенности:
перенос осуществляется парафазным кодом по двум трактам: CR и – это позволяет при построении многоразрядного сумматора выбратьCR или для получения суммы всегда одной фазности.
§ 3.4 Сумматоры с параллельным переносом.
Сумматоры с параллельным переносом не имеют последовательного тракта соединений от разряда к разряду. Во всех разрядах перенос формируется отдельно, специальными схемами, на входы которых одновременно поступают все переменные, участвующие в формировании переноса.
Задача: построить эту специальную схему.
Введем две вспомогательные функции:
i =– функция генерации, которая принимает единичное значение, если перенос на выходе данного разряда появляется независимо от наличия или отсутствия входного переноса.
i =– функция прозрачности (функция транзита), которая принимает единичное значение, если перенос на выходе данного разряда появляется только при наличии входного переноса. Но, поскольку, приai=bi=1, перенос формируется при i =1, то функцию транзита можно представить в таком виде: i = ai bi.
Теперь выражение для сигнала переноса можно представить в следующем виде: i
На основе этого равенства запишем сигнал переноса для нулевого, первого, второго разрядов:
0:
1: (подстав.СR0)=
2: (подстав.СR1)=
Полученные функции могут быть реализованы в базисе И-ИЛИ или в базисе И-НЕ. Для базиса И-НЕ функции переноса можно привести к следующему виду:
используем равенство i =:
CR2 = ...
На основе этих уравнений можно построить специальную схему для сумматора с параллельным переносом:
Из схемы видно, что время задержки суммирования складывается из времени формированияβ () и времени формирования CR (2), а также времени задержки одноразрядного сумматора (обычно 45 ). Задержка в таком сумматоре составляет 78 и не зависит от числа разрядов. Но фактически это не так! Поскольку с ростом числа разрядов увеличивается нагрузка на элементы (например, на элемент, формирующий β0 подключены два элемента, на элемент, формирующий β1 – три элемента и т.д.). Это приводит к росту задержки и, начиная с определенного количества разрядов, сумматор с параллельным переносом теряет свои преимущества по быстродействию.
Практически используют сумматоры так: до 4-х разрядов – последовательный перенос, а до 8 разрядов – параллельный. При бόльшей разрядности применяется групповая структура (параллельно-последовательный перенос).
Глава 4. Алу
Внешние связи АЛУ (арифметико-логическое устройство):
АЛУ называют функционально законченный узел, предназначенный для выполнения арифметических и логических операций по обработке информации.
Главными операциями, выполняемыми в АЛУ являются:
• арифметические (в основном сложение) – до 50%
• умножение – до 45%
• 16 логических операций – 5%
Поэтому, основной характеристикой ЭВМ является число операций в единицу времени.
– Сумматор: имеет две группы входов: вход 1 и вход 2, входы данных или операндов и две группы выходов: выход 1 – выход результата, выход 2 – выход осведомительной информации или выход признаков результата (переполнение разрядной сетки, знак результата и т.д.);
– RG1 и RG2: называются регистрами операндов (буферные регистры);
– RG признаков: регистр признаков;
– RG СМ: регистр сумматора или аккумулятор.
В состав АЛУ помимо указанных блоков также входит и блок логических операций, выполняющий 16 логических операций (на рисунке не показан).
Операции с плавающей точкой – АЛУ2 (блок для работы над порядком).