- •Виды импульсных сигналов и их параметры.
- •Основные параметры характеризуют импульсы любой формы.
- •Производные параметры получают из основных путем пересчета.
- •Дополнительные параметры служат для характеристики специфических отличий конкретного импульса. Число этих параметров зависит от формы рассматриваемого импульса.
- •2. Экспоненциальная функция и её свойства.
- •3. Разделительная цепь при действии одиночного импульса: схема, выражения для
- •4. Прохождение последовательности прямоугольных импульсов через разделительную цепь.
- •5. Укорачивающие lcr и rc цепи: схемы, эпюры и аналитические выражения и
- •6. Влияние внутреннего сопротивления источника сигнала и емкости нагрузки на форму и параметры выходного сигнала укорачивающей цепи. Rc укорачивающая цепь
- •Влияние выходного сопротивления генератора импульсов на работу укорачивающей цепи
- •7. Дифференцирующие цепи: назначение, схема простейшей цепи,требования к
- •Дифференцирующая цепь.
- •8. Интегрирующие цепи: назначение, схема простейшей цепи, требования к постоянной времени, иц на оу интегрирующая цепь.
- •10. Фиксаторы вершины импульсов.
- •11. Последовательный диодный ограничитель: назначение, схема, принцип действия. Последовательный диодный ограничитель.
- •12. Ключевые схемы: понятие, классификация, схемы транзисторных ключей,
- •2. Транзисторные ключи.
- •2.1 Биполярные ключи
- •13. Назначение и суть метода заряда. Метод заряда.
- •Переходные характеристики ключа.
- •18. Основы Булевой алгебры: виды логических устройств, основные логические операции и их схемная реализация Логические устройства
- •Элементы булевой алгебры
- •Правила и теоремы Булевой алгебры
- •19. Понятие логических функций, способы их задания и описания.
- •20. Построение комбинационных логических схем по заданной переключательной
- •Логические функции
- •Построение комбинационной схемы
- •21. Минимизация логических функций: назначение, аналитический способ на примере трехканального приемника.
- •22. Минимизация логических функций с помощью диаграмм Вейча (циклов Карно). Минимизация логических схем
- •23. Логические элементы: классификация, основные характеристики и параметры Основные характеристики полупроводниковых логических элементов
- •Классификация л.Э.
- •24. Логические элементы ттл-логики, базовый элемент.
- •25. Генераторные устройства релаксационных колебаний, общие сведения.
- •4.1 Генераторы прямоугольных импульсов.
- •26. Триггеры: назначение, классификация.
- •4.1. Триггеры
- •34. Глин, общие сведения.
- •4.2 Глин
- •Способы генерирования лин.
- •35. Простейший глин с интегрирующей цепью: схема, принцип действия, коэффициен нелинейности.
- •36. Глин с токостабилизирующим двухполюсником: схема, принцип действия,
- •46. Устройства сравнения кодов. Цифровой компаратор (устройство сравнения кодов)
- •44. Шифраторы и дешифраторы
- •45. Мультиплексоры и демультиплексоры.
- •52. Запоминающие устройства, общие сведения.
- •51. Регистры: общие сведения, пример реализации параллельного и последовательного регистров (дополнить)
- •6.1 Последовательные (регистры …)
- •Регистр
- •Регистр сдвига вправо.
- •55. Однократные пзу.
- •56. Репрограммируемые пзу. Постоянные запоминающие устройства (пзу). Диодная матрица.
- •Масочно-программируемые пзу.
- •Пзу, программируемые возбуждением тока.
- •Третья разновидность электрически программируемого пзу (эппзу).
- •Перепрограммируемые пзу.
- •30. Триггер с коллекторно-базовыми связями: схема, принцип действия. Мультивибраторы.
- •Мультивибраторы с коллекторно – базовыми связями.
- •31. Несимметричный триггер с эмиттерной связью: схема, принцип действия. Мультивибратор с эмиттерной связью.
- •33. Автоколебательный мультивибратор, схема 119гф2.
- •32. Ждущий мультивибратор схема 218гф2.
- •8 Вопрос
- •1.2.1 Фиксаторы уровня.
52. Запоминающие устройства, общие сведения.
Полупроводниковые запоминающие устройства.
Электронная ячейка памяти – триггер – бистабильный элемент.
Запоминающие устройства делятся на 4 типа:
Последовательная память (регистры сдвига).
Запоминающие устройства с произвольной выборкой (ЗУПВ) – это матричный набор ячеек память. Время обращения к любой из ячеек не зависит от её расположения и одинаково для всех.
Постоянные запоминающие устройства (ПУЗ) – это тоже матричный набор ячеек памяти. В них тоже время обращения не зависит от места расположения ячейки. Поэтому ПЗУ по структуре является также ЗУПВ (устройствами произвольной выборки).
Отличие в том, что в ЗУПВ операцию считывания или записи можно осуществить за доли секунд, и при этом, неограниченное число раз, ПЗУ предназначены для многократного считывания информации, а запись (замена) информации сопряжена с определенными сложностями и производится очень редко.
Особый класс ассоциативных запоминающих устройств (АЗУ) в которых выборка осуществляется по содержанию информации (ассоциации). АЗУ подобны ЗУПВ в том. Что используется в режимах записи и считывания, но организация их такова, что ячейка отыскивается по информации содержащейся в ней, а не по местоположению, которое она занимает в массиве.
51. Регистры: общие сведения, пример реализации параллельного и последовательного регистров (дополнить)
6.1 Последовательные (регистры …)
Регистры и счётчики – цифровые устройства с памятью, т.е. их последующие состояние зависит не только от воздействующих сигналов, но и от предыдущего состояния. Могут быть реализованы как на триггерах. Таки на микросхемах повышенной интеграции.
Регистр
Регистр – цифровой узел предназначенный для записи и хранения информации (числа).
Кроме хранения некоторые регистры могут преобразовывать информацию из параллельной формы представления в последовательную и наоборот, сдвигать записанную информацию на ряд или несколько разрядов вправо (в сторону младшего значения разряда) или влево (в сторону старшего значения разряда). Генераторы кодов, узлы временной задержки, управляющие устройства.
Различают генераторы хранения и регистры сдвига. Бывают статические и динамические.
Статические – строят на потенциальных триггерах. они хранят информацию сколь угодно долго (пока не отключат питание или не сменят саму информацию).
Динамические – строят на элементах памяти типа конденсатор. Часто используют входную емкость МДП транзистора. Информация хранится в течение определённого промежутка времени, а затем стирается или восстанавливается. В таких регистрах информация все время находится в движении.
Характеристики: разрядность и быстродействие. Разрядность характеризуется количеством триггеров, а быстродействие максимальной частотой тактовых импульсов, с которой может производится запись, чтение, и сдвиг информации.
Регистр хранения – в основе лежат одноступенчатые асинхронные RS триггеры, разряд регистра состоит из элементов памяти RS-триггера, входной и выходной логики.
Переел записью (+) все триггеры в 0, затем (+) или производится запись входной информации. Если нужно вывести информацию в прямом коде, то (+) импульс подается на Сг1, а если в инверсном коде, то (+) импульс подается на Сг2.
Регистр с такими же свойствами, но с однофазной записью информации получается при использовании Д-триггера или Д-триггера с динамическим управлением.
Достоинство Д-триггера состоит в существенном уменьшении соединений в узле. При использовании Д-триггера с динамическим управлением, кроме того повышается устойчивость регистра к помехам, т.к. воздействие помех возможно только во время длительности фронта импульса.
Если в RG записать старший разряд в 1-ом …, младший – в последнем, то RG→ первым выходит младший разряд; RG←первым выходит старший разряд.
V=1;0 – управление вводом и выводом.
DL – вход влево.
Q1 – выход влево.
DR – вход вправо.
Qn – выход вправо.
VL=1 – влево.
VR=1 – вправо.
VL=0 – вправо.
VR=0 – влево.
Q1 и - старший разряд.
Qn и - младший разряд.
Регистр сдвига – предназначен для преобразования информации путем её сдвига вправо (прямой сдвиг – в сторону младшего разрядов) или влево (обратный сдвиг в сторону старшего разрядов) под воздействием тактовых импульсов. Кроме регистров сдвига вправо и влево есть ещё реверсивные регистр сдвига, где можно сдвигать информацию влево и вправо.
Строятся в основном на Д-триггерах – двухступенчатых ил с динамическим управлением. Также регистры имеют 1 информацию вход, вход для тактовых импульсов и устанавливает вход. Выходы могут быть для каждого разряда (параллельный вход) и с последнего триггера последовательный выход.