15.1.2Регистры сдвига.

Регистры с последовательным приемом и выдачей информации получили название регистров сдвига. Регистр состоит из последовательно соединенных D-триггеров (рис. 15.2, а) или R-S-триггеров, состояния которых передаются (сдвигаются) на последующие триггера под действием тактовых импульсов. Тактовые импульсы управляют работой регистра. Регистры сдвига могут управляться одной последовательностью тактовых импульсов. В этом случае регистры называются однотактными. При управлении двумя, тремя и т.д. последовательностями тактовых импульсов регистры соответственно относят к двух, трех и т.д. тактными.

Р ис. 15.1. Схема параллельного регистра памяти

а)

б)

Рис. 15.2. Схема последовательного регистра сдвига (а) и диаграмма его работы (б)

На рис. 15.2, б приведены диаграммы, иллюстрирующие процесс записи информации в регистр. В качестве примера взят код 1011, соответствующий числу 11. Перед записью информации регистр устанавливают в состояние "0". Для этого в отсутствие сигнала на входе подается серия тактовых импульсов с числом импульсов, равным количеству разрядов в регистре. При записи информации одновременно с поступлением кода числа подаются тактовые импульсы.

Тактовым и импульсами осуществляется продвижение информации от младшего разряда к старшему. В результате после четвертого тактового импульса триггеры регистра принимают состояния, соответствующие коду принятого четырехразрядного числа.

Операция считывания информации из последовательного регистра может быть проведена в параллельном или последовательном коде. Для передачи информации в параллельном коде используют выходы разрядов регистра. Таким образом, последовательный регистр позволяет осуществить операцию преобразования последовательного кода в параллельный. Считывание информации в последовательном коде реализуется подачей серии тактовых импульсов.

В последовательном регистре записанное число может быть сдвинуто тактовыми импульсами на один или несколько (К) разрядов. Операции сдвига соответствует умножению числа на 2К. Например, сдвиг 0010 числа 2 на один разряд даст код 0100 (числа 4), на два разряда - код 1000 (число 8).

Выше были приведены схемы регистров сдвига информации вправо. На рис. 15.3. приведена схема четырехразрядного регистра сдвига влево на D-триггерах с динамическим управлением.

Рис. 15.3. Схема четырехразрядного регистра сдвига влево на D-триггерах с динамическим управлением

15.1.3Параллельно-последовательные и реверсивные регистры.

В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они позволяют осуществлять запись информации как в последовательном, так и в параллельном коде, в связи с чем могут быть использованы для преобразования кодов из последовательного в параллельный и обратно. Эти регистры допускают однотактный и многотактный принципы построения.

На рис. 15.4 приведена структурная схема параллельно-последовательного регистра.

Рис. 15.4. Схема параллельно-последовательного регистра

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом представляют ту же информацию в параллельном коде. Для обратного преобразования информация в регистре вводится по входам параллельного кода. Посредством серии тактовых импульсов с выхода последнего разряда регистра информация считывается в последовательном коде.

Комбинируя схемы сдвига вправо и влево и используя управляющие сигналы, можно построить регистр сдвига в обоих направлениях. Такой регистр называется реверсивным. На рис. 15.5. показано условное графическое обозначение схемы регистра памяти и сдвига.

При подаче V1 = 0 D-входы, используемые в схеме сдвига , отключаются и схема превращается в схему регистра памяти с одноразовыми входами и парафазными выходами. При подаче V2 = 1 разрешается при информации которая поступает на выходы в параллельной форме и при подаче разрешения на вход синхронизации С передается в регистр. Если подается V1 = 1 и V2 = 1, то схема превращается в схему регистра сдвига влево. В такой схеме прием информации осуществляется параллельно, а выдача либо последовательно, либо параллельно.

Рис. 15.5. Условное графическое обозначение схемы регистра памяти и сдвига