Компаратор на основе операционного усилителя

Рис.1. Компаратор на основе ОУ

Рис.2. Временная диаграмма

При напряжении на положительном входе выше, чем напряжение на отрицательном входе, на выходе ОУ имеем низкий потенциал. При напряжении на положительном входе ниже, чем на отрицательном входе, на выходе получаем высокий потенциал. То, что низкий потенциал выше 0 обосновано сформированным внутри ОУ напряжением смещения.

Аналогово-цифровой преобразователь на основе дифференциального усилителя

Сохраним дифференицальный усилитель в виде символа. УГО ДУ приведено на рисунке ниже:

Рисунок 1. УГО Дифференциального усилителя

Если напряжение на + усилитиля выше, чем на – усилителя, то на выходе усилителя имеем высокий потенциал. Используя это свойство для построения АЦП. Между Vdd и землей последовательно подключим три резистора одинакового номинала (например, 10К Ом). Эти резисторы будут делить напряжение питания на 3 части. Подключим 2 усилителя, как показано на рисунке ниже:

Рисунок 2. Схема подключения ОУ

Таблица 1. Значения на выходах ОУ при заданном входном напряжении

Vin	C1	C0
200 мВ	126мВ	120мВ
600 мВ	416мВ	421мВ
1 В	751мВ	750мВ

Таблица 2. Желаемые логические значения С1 и С0 при заданном диапазоне напряжений

Vin	C1	C0
От 0 В до 400 мВ	0	0
От 400 мВ до 800мВ	0	1
От 800 мВ до 1.2 В	1	1

Таким образом, значения 126 мВ, 120 мВ, 416 мВ должны определяться логическими элементами как логический ноль. Значения напряжения 421 мВ, 751 мВ, 750 мВ – как логическая единица. В свойствах используемых логических элементов будем указывать порог переключения 418 мВ.

Таблица 3. Таблица истинности функций А1 и А0

С1	С0	А1	А0
0	0	0	0
0	1	0	1
1	1	1	0

Из таблицы истинности видно, что ,

Рис.3. Схема АЦП

2 инвертора, подключенные к выходу одного из ОУ, формируют буфер, задачей которого является ярко выраженное разбиение по уровням аналогового сигнала. ( Выше и ниже порога переключения логических элементов).

Рисунок 4. Результат TRAN-анализа АЦП

Обратим внимание на существенное отличие диапазонов напряжений, при которых A1 и A0 равны 10 и 01 соответственно. Рассмотрим схему подробнее, с целью выявления причины возникновения этого.

Построим зависимость выходного напряжения усилителя от входных напряжений.

Рис.5. Результат Tran-анализа схемы.

Из TRAN-анализа видно, что задержка схемы составляет 132 мс. Следовательно, чтобы входной сигнал был верно преобразован, необходимо, чтобы он удерживался на входе не менее 132 мс. Данная задержка связана со свойствами усилителя.

Емкость ограничивает скорость изменения напряжений в схеме, так как любая схема имеет собственные конечные выходные импеданс и ток. Когда емкость перезаряжается от источника с конечным сопротивлением, ее заряд происходит по экспоненциальному закону с постоянной времени RC: если же емкость заряжает идеальный источник тока, то снимаемый с нее сигнал будет изменяться по линейному закону.

Усилитель обладает некоторым коэффициентом усиления по напряжению KU, следовательно, небольшой сигнал напряжения на входе порождает на коллекторе сигнал, в KU раз превышающий входной (и инвертированный по отношению к входному). Из этого следует, что для источника сигнала емкость Скб в (KU + 1) раз больше, чем при подключении Скб между базой и землей, т.е. при расчете частоты среза входного сигнала можно считать, что емкость обратной связи ведет себя как конденсатор емкостью Скб(KU + 1), подключенный между входом и землей. Эффективное увеличение емкости Скб и называют эффектом Миллера. Эффект Миллера часто играет основную роль в спаде усиления, так как типичное значение емкости обратной связи около 4 пкФ соответствует (эквивалентно) емкости в несколько сотен пикофарад, присоединенной на землю. Существует несколько методов борьбы с эффектом Миллера, например, он будет полностью устранен, если использовать каскод. Импеданс источника можно уменьшить, если подавать сигнал на каскад с заземленным эмиттером через эмиттерный повторитель. Именно этот способ преобразованный для использования в схеме на МОП-транзисторах и используем для уменьшения влияния эффекта Миллера на параметры усилителя.

КАСКОДНЫЙ УСИЛИТЕЛЬ

Увеличения выходного сопротивления и выходного напряжения можно добиться, поставив на выход схемы каскод. Еще одним достоинством данной схемы является избавление от эффекта Миллера.

Рисунок 1. Схема усилителя с применением каскода

Транзисторы М1 и М3 – дифференциальная пара; транзисторы М5, М6, М0 и резистор R1 с источником тока I3 образуют каскодный источник тока; Транзисторы М2 и М4 образуют токовое зеркало; Транзисторы М7 -М11, резистор R0 и источник тока I2 образуют отражатель тока. Такое подключение обоснованно требованиями к входному и выходному сопротивлениям дифференциального усилителя.

Рисунок 2. Зависимость коэффициента усиления от напряжения Vtest

Рисунок 3. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Wl

Для понимания происходящего, представим, что транзисторы M2 и M4 имеют нулевое сопротивление. Тогда разность напряжений в ветви OutP и ветви OutN равна нулю. Таким образом, при увеличении сопротивления транзисторов М2 и М4 увеличивается разность напряжений VDC(“/OutP”)-VDC(“/OutN”). Увеличивая параметр WI, уменьшаем сопротивление транзистора, т.к. Rтранзистора=Rудельное*L/W, то есть уменьшаем разность VDC(“/OutP”)-VDC(“/OutN”). Коэффициент усиления прямопропорционально зависит от этой разности, иллюстрацию чего и видим на рисунке 3.

Рисунок 4. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Ll.

В отличие от параметра W1, увеличение значения параметра Ll приводит к значительному увеличению коэффициента усиления.

Рисунок 5. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Ws.

Оптимальное значение Ws=10мкМ, что видно из рисунка 5.

Рисунок 6. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Wp.

Рисунок 7. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Lp.

Заметим, что максимальное значение коэффициент усиления принимает при Lp=295нМ.

Рисунок 8. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Rn.

Рисунок 9. Результат проведения DC анализа. Зависимость коэффициента усиления от параметра Rp.

Проведя несколько параметрических анализов и подобрав оптимальные значения длин и ширин транзисторов, а также сопротивлений резисторов, коэффициент усиления был увеличен почти в 3 раза (от усиления примерно в 100 раз до усиления в 296 раз).

Проведем TRAN анализ. Рассмотрим влияние параметров транзисторов на временные характеристики схемы. dOUT = OutP-OutN.

Рисунок 10. Результат проведения TRAN анализа

Для определения влияния параметров транзисторов на частотные характеристики схемы проведем AC-анализ.

Р исунок 11. Диалоговое окно, отображающее параметры схемы и проводимых анализов

Рисунок 12. Результат проведения AC-анализа. Зависимость коэффициента усиления от частоты.

Рисунок 13. Результат проведения AC-анализа. Зависимость коэффициента усиления от изменения параметра Wl

Рисунок 14. Результат проведения AC-анализа. Зависимость

коэффициента усиления от изменения параметра LI

Рисунок 15. Результат проведения AC-анализа. Зависимость коэффициента усиления от изменения параметра Wp

Рисунок 16. Результат проведения AC-анализа. Зависимость коэффициента усиления от изменения параметра Ws

Проведя AC-анализ получили подтверждение того, что выбранные параметры схемы действительно оптимальны. (при предварительном выборе параметра Ws была сделана ошибка, связанная с особенностями моделирования)

В отличие от дифференциальной пары на p-МОП транзисторах, у дифференциальной пары на n-МОП транзисторах карман (подложка) находится под нулевым потенциалом, и положительный потенциал истока увеличивает пороговое напряжение.