1 Короткі відомості з теорії

ВІС таймера являє собою однокристальний триканальний пристрій, що програмується, призначений для отримання затримок часу, які програмно керуються, генерації сигналів змінної частоти, підрахунку числа зовнішніх подій та ін. Три канали програмуються і працюють незалежно один від одного. Тривалість інтервалів може задаватися програмно в двійковій чи двійково-десятковій формі запису.

Структурна схема таймера КР580ВИ53 представлена на рисунку 2.1. Канали таймера ідентичні, і кожен складається з таких вузлів: регістра керуючого слова (РКС), схеми синхронізації (СС), схеми керування (СК), лічильника, вихідного каскаду.

Буфер каналу даних D0...D7 має вісім двонаправлених схем із трьома станами виходу для сполучення таймера із шиною даних мікропроцесора.

Схема вибору каналу використовується для формування сигналів управління каналами 0, 1, 2, внутрішніми і зовнішніми передачами даних, прийомом керуючих слів.

Схема керування читанням "на льоту" (СК "НЛ") дозволяє прочитати вміст лічильників, не перериваючи поточного рахунку.

Схема синхронізації каналу формує серію внутрішніх тактових імпульсів визначеної довжини, що залежить від зовнішньої частоти

Ліч.

триг.

Ліч.

триг.

Рег.

Збереж.

Рег.

збереження

Буф.

рег.

Буф.

рег.

лічильн

ик 0

Лічильн

ик 2

Ліч.

триг.

Рег.

Збереж.

Буф.

рег.

лічильн

ик 2

Рисунок 2.1 – Структурна схема таймера КР580ВИ53

синхронізації і визначається внутрішніми ланцюгами схеми, що задають час. Період надходження імпульсів дорівнює періоду зовнішньої частоти синхронізації. Регістр керуючого слова (РКС) каналу призначений для прийому і збереження керуючого слова, код якого задає режим роботи каналу,

визначає тип рахунку (двійковий чи двійково-десятковий) і послідовність загрузки даних у лічильник.

Рисунок 2.2 – Формат керуючого слова таймера

() Комбінація "00" у розрядах D4-D5 керуючого слова неприпустима. Вона використовується лише в спеціальній команді ЧИТАННЯ "на льоту" (“читання без зупину”). Формат команди:

D7	D6	D5	D4	D3	D2	D1	D0
SС1	SС0	0	0	―	―	―	―

За цією командою схема організує запис вмісту лічильника каналу в спеціальний регістр і зберігає його там. При цьому типі читання необхідно зчитувати з каналу таке число байтів, яке зазначене в керуючому слові.

Схема керування каналу (СК) синхронізує і роботу лічильника відповідно до запрограмованого режиму, і роботу каналу з роботою пульта управління.

16-розрядний лічильник, що віднімає, має такий склад: буферний регістр, регістр збереження, тригерний лічильник. Він виконує операції в двійковому чи двійково-десятковому коді з одно- чи двобайтовими числами. Можлива швидкість рахунку – від 0 до 2 МГц.

Вхідні сигнали CLK0 - CLK2 лічильників подаються через схеми з зовнішніми входами управління GATE0 – GATE2.

З кожним лічильником асоціюється вихідний сигнал OUT. Інші блоки схеми призначені для встановлення режиму та для організації інтерфейсу із системною шиною.

Для функціонування таймера процесор має завантажити керуючі слова, що визначають режим кожного лічильника, і необхідні початкові значення.

Керуючі слова, формат яких наведений на рисунку 2.2, програмують режим, послідовність завантаження і зчитування, а також код, що використовується (двійковий чи десятковий).

Двобітне поле SC1–SC0 вибору лічильника визначає номер лічильника, режим якого визначає керуюче слово. Наступне поле RL1–RL0 зчитування-завантаження задає порядок зчитування вмісту лічильника чи завантаження початкового значення. Трибітне поле режиму М2–М0 задає один із шести режимів роботи обраного лічильника. Молодший біт встановлює код, що використовується.