Задание типа работы микропроцессора
В зависимости от уровней сигнала на входе MN/MX# микропроцессоров может работать в минимальном или максимальном режимах. В минимальном он сам вырабатывает сигналы управления для внешней шины. Этот режим предназначен для построения небольших систем не использующих сопроцессор и позволяет непосредственно к микропроцессору подключать периферийные микросхемы из семейства 8 разрядных микропроцессоров. В персональных ЭВМ применяется максимальный режим при котором сигналы управления системной шиной IOR#, IOW#, MEMR#, MEMWR#, INTA#, ALE вырабатываются контроллером шины 8288 по сигналам состояния микропроцессора.
Шинные циклы микропроцессора
В максимальном режиме работы микропроцессора используемом в ПЭВМ управляющие сигналы системной шины вырабатываются контроллером 8288 и кроме ALE они активны низким логическим уровнем. Это обеспечивает возможность разделяемого управления шиной несколькими устройствами. Временные диаграммы шинных циклов чтения и записи приведены на рисунке. .
Любой цикл может быть неограниченно растянут (микропроцессор вводит необязательный такт ожидания с помощью сигнала готовности READY). Циклы обращения к портам отличаются от циклов памяти использованием шины адреса. При обращении к портам линия адреса А16-19 всегда содержит нули, а линия А8-15 содержит старший байт адреса при косвенной адресации через регистр DX. При обращении по непосредственному 8 битному адресу А8-15 содержит нули. Цикл подтверждения прерывания аналогичен циклу чтения порта, но вместо сигнала IORD# активен сигнал INTA#, а состояние шины адреса микропроцессором не управляется. Передача управления шиной в максимальном режиме осуществляется по сигналам RQ/GT: устройство запрашивающее управление шиной, например сопроцессор генерирует импульс запроса. Микропроцессор закончив очередной цикл по той же линии передает импульс подтверждения и освобождает шину. Шиной начинает управлять сопроцессор, а по завершению своих операций он следующим импульсом сообщает микропроцессору об освобождении шины. Микропроцессор 80х86 имеет некоторые специфические отличия обусловленные двух байтной разрядностью шины данных. Микропроцессор имеет дополнительный сигнал ВНЕ# который совместно с младшим битом адреса А0 определяет использование бит шины данных. Сигнал ВНЕ# присутствует одновременно с действительным адресом. Слово начинающееся с нечетного адреса (невыравненое) передается микропроцессором по 16-ти битной шине данных за два цикла, выравненое за один цикл. Для подключения 8 битных контроллеров имеющих несколько адресуемых регистров, например 8237А, 8253, 8255, 8259А компьютер должен иметь `косой' двунаправленный буфер соединяющий D0-D7 шины данных с битами AD8-15 микропроцессора. Этот буфер должен открываться при комбинации BHE#=0,A0=1.
Основные особенности архитектур микропроцессоров 286, 386 и 486 Общие характеристики структуры
В этих микропроцессорах реализованы защита памяти, КЭШ память, сегментированная виртуальная память и т.д. Микропроцессор 286 (1982 год) представляет собой второе поколение 16 разрядных микропроцессоров. Его кристалл содержит 130000 транзисторов. Он заключен в квадратный корпус с 68 контактами, расположенными по четырем сторонам корпуса. Используется один уровень питающего напряжения +5 В. Тактовая частота от 8 до 10 МГц, производительность в 2-3 раза выше чем у 80х86. Он адресует до 16 Мбайт физической памяти. В нем реализована конвейерная обработка команд и данных. Многозадачный и многопользовательские режимы работы. И система управления виртуальной памятью до 1 Гбайта. Самым существенным отличием от 80х86 является механизм управления адресацией памяти, обеспечивающий 4-х уровневую систему защиты и поддержку виртуальной памяти. Специальные средства предназначены для поддержки механизма переключения задач. Микропроцессор имеет расширенную систему команд, которая кроме команд управления защитой включает все команды 80х86 и несколько новых команд общего назначения. Микропроцессор может работать в двух режимах: в реальном полностью совместимым с 80х86 и в защищенном. В реальном режиме возможна адресация до 1 Мбайта физической памяти. В защищенном микропроцессор позволяет адресовать до 16 Мбайт физической памяти через которые при использовании механизма страничной адресации могут отображаться до 1 Гбайта виртуальной памяти каждой задаче. Система команд в этом режиме так же включает набор команд 80х86 расширенный для обеспечения аппаратной реализации функций супервизора многозадачной операционной системы и виртуальной памяти. Переключение в защищенный режим осуществляется одной командой (с предварительно подготовленными таблицами дескрипторов). Обратное переключение в реальный режим возможно только через аппаратный сброс микропроцессора, что требует значительного времени. По составу и назначению в реальном режиме регистры 286 в основном совпадают с регистрами 80х86. Изменения касаются на значении бит регистра флагов и использовании сегментных регистров в защищенном режиме. Микропроцессор 286 имеет 16 битную шину данных и 6 байтную очередь команд. За счет архитектуры сокращено время выполнения операций. Предусмотрена возможность использования математического сопроцессора 80х287. Под управлением MS-DOS 286 обычно используют в реальном режиме. Защищенный режим используют ПОС типа XENIX, UNIX, OS/2, NetWare 286 и оболочка MS WINDOWS.
РАБОЧИЕ СТАНЦИИ И СЕРВЕРЫ: Системная магистраль; Буферизация шин; Управление системной магистралью; Подключение дополнительных и интерфейсных схем.
Интерфейс специализированных микропроцессорных устройств
Стандартный интерфейс - это совокупность унифицированных аппаратурных, программных и конструктивных средств необходимых для реализации взаимодействия различных функциональных элементов в системах сбора, передачи, обработки информации при условиях предписанных стандартом и направленных на обеспечение информационной, электрической и конструктивной совместимости указанных элементов.
Информационная совместимость - это согласованность взаимодействия функциональных элементов в соответствии с совокупностью логических условий, которые определяют структуру и состав шин, набор процедур по реализации взаимодействия и последовательность их выполнения для различных режимов функционирования, способа кодирования и форматы команд данных, адресов и информации о состоянии, временные соотношения между управляющими сигналами, ограничение на их форму и их взаимодействие.
Электрическая совместимость - это согласованность статических и динамических параметров электрических сигналов в системе ШИМ с учетом ограничений на пространственное размещение устройств интерфейса и техническую реализацию приемно-передающих элементов (ППЭ).
Условия электрической совместимости: тип ППЭ, соотношения между логическими и электрическими состояниями сигналов и пределы их изменения, нагрузочная способность ППЭ и допустимое значение емкостной и резистивной нагрузки в устройстве, схемы согласования линий, допустимая длина линий и порядок подключения линий к разъемам, требования к источникам и цепям электрического питания, требования по помехоустойчивости.
Конструктивная совместимость - это согласованность конструктивных элементов интерфейса предназначенных для обеспечения механического контакта электрических соединений и механической замены схемных блоков.
Условия конструктивной совместимости определяют типы соединительных элементов (разъем, штекер и распределение линий связи внутри соединительного элемента), конструкции платы, каркаса, стойки, кабельного соединения.
Линии интерфейса - это электрические цепи являющиеся основными физическими связями интерфейса.
Шина - это совокупность линий сгруппированных по функциональному назначению.
Магистраль - это совокупность всех линий интерфейса.
Различают магистраль информационного канала и магистраль управления информационного канала. В магистраль информационного канала входят : шина адреса, шина команд, шина данных и шина состояния. По шине состояния передаются сообщения описывающие результат операции на интерфейсе или состояния устройств сопряжения. Магистраль управления информационным каналом делится на шины : управления обменом, передачи управления, прерывания, управление режимом работы, специальных сигналов. Шины управления обменом включают в себя линии синхронизации передачи информации. При синхронной передаче темп выдачи и приема данных задается синхронизирующей последовательностью импульсов в двунаправленной линии, асинхронная передача происходит при условии идентификации приемниками готовности к приему и завершается подтверждением о приеме данных.
Шина передачи управления используется для реализации операций преорететного занятия магистрали информационного канала (арбитража) и может быть децентрализованной и централизованной структурой.
Шина прерывания применяется для идентификации устройств запрашивающих обслуживание с помощью либо адреса источника прерывания, либо адреса программы обслуживания прерывания (вектора прерывания).
Шины управления режимом работы и специальных управляющих сигналов содержат линии, обеспечивающие работоспособность интерфейса : сбор устройств, контроль питания, времени и.т.п.
Существуют четыре основных признака для классификации интерфейса:
способ соединения компонентов (магистральный, радиальный, цепочечный, смешанный);
способ передачи информации (параллельный, последовательный, параллельно-последовательный);
принцип обмена информацией (асинхронный, синхронный, изохорный);
режим передачи информации (двухстороннее, одновременное, двухстороннее поочередное, одностороннее).
Более полные классификации базируются на совокупности нескольких основных признаков. В этом случае интерфейс делят по функциональному назначению, логической и функциональной организации, физической реализации или конструктивному исполнению. По функциональному назначению интерфейсы делят на магистральные или внутренние, внешние интерфейсы для связи с удаленными периферийными устройствами, системные или интерфейс локальных сетей (протокол).