- •«Санкт-Петербургский государственный электротехнический университет «лэти» имени в.И. Ульянова (Ленина)»
- •1.3. Исходные данные для курсового проектирования
- •2.2. Разработка архитектуры цп
- •2.2.1. Уточнение структуры системы
- •2.2.2. Разработка архитектуры внешних выводов
- •2.2.3. Выбор форматов данных
- •2.2.4. Определение модели памяти и структуры регистровой памяти
- •2.2.5. Выбор форматов команд
- •Прямая адресация регистра
- •2.2.7. Внутренняя организация
- •Структурная схема процессора.
- •2.2.8. Основные алгоритмы функционирования
- •2.2.9. Алгоритмы выполнения отдельных операций
- •2.2.10. Алгоритмы выполнения основных операций на шине
2.2. Разработка архитектуры цп
2.2.1. Уточнение структуры системы
Разрабатываемый процессор предназначен для использования в качестве встроенного процессора.
Рис. 2
Обобщенная структура процессора, соответствующая гарвардской архитектуре, приведена на рис. 2. Она представляет собой одноплатную ЭВМ, предназначенную для встроенных применений. На плате размещаются: ЦП, память данных, счетчик-таймер, адаптер интерфейса. Кроме того, на плате могут размещаться вспомогательные схемы и интерфейсные схемы для подключения внешних устройств (на рис. 2 эти схемы не показаны).
Разрабатываемая плата не имеет собственной дисковой памяти, дисплея и клавиатур. Предполагается, что разработка и отладка программного обеспепечения осуществляются на инструментальной машине с использованием кросс-систем программирования. В качестве инструментальной машины может использоваться, например рабочая станция, имеющая в своем составе дисплей, клавиатуру, дисковую память и т. п.
Основной задачей данного этапа проектирования является уточнение структуры и разрядности внутренней шины.
2.2.2. Разработка архитектуры внешних выводов
Рис. 3
Архитектура внешних выводов кристалла ЦП показана на рис. 3.
Назначение выводов:
A– 16-разрядная шина адреса;
D– 16-разрядная шина данных;
HLD– сигнал запроса на захват шины;
HLDA– сигнал подтверждения запроса на захват шины;
INT– сигнал запроса на прерывание;
INTA– сигнал подтверждения запроса на прерывание;
RD– сигнал, означающий чтение данных с шины;
WR– сигнал, означающий запись данных (выставление данных на шину);
BHE– разрешение записи старшего байта, задают выполняемую на шине операцию;
IN– сигнал чтения из порта;
OUT– сигнал записи в порт;
FRAME– сигнал режима пакетного обмена данными между ОЗУ и кэшем, появление данного сигнала на шине означает начало транзакции, а снятие – указывает на то, что следующий цикл передачи данных на шине является последним.
READY — служит для приема сигнала готовности от медленных внешних устройств;
+5V– питание;
RESET– сброс;
CLC– тактовый сигнал (синхронизация).
«Земля» - земля.
Всего 47 выводов.
При разработке архитектуры внешних выводов следует ориентироваться на использование стандартных корпусов, имеющих, соответственно, 40, 68, 132, 144, 168, 172 выводов. В случае, если остаются “лишние” выводы, они могут быть использованы для следующих целей:
- дублирования контактов “Земля” и “Питание”;
- увеличения разрядности шины адреса;
- введения нескольких уровней прерывания.
2.2.3. Выбор форматов данных
основные используемые типы данных
Целые числа
В разрабатываемом ЦП целые числа могут занимать байт или слово (оно занимает 16 бит). Они могут быть знаковыми и беззнаковыми. В знаковых целых самый старший бит байта или слова, занимаемого числом, отводится для индикации знака числа. Нуль соответствует плюсу, 1 — минусу. Таким образом, возможный диапазон представляемых значений для знаковых целых составляет: от –128 до 127 для байта, от –32768 до 32767 для слова. Беззнаковые целые могут принимать значения: от 0 до 255 для байт, от 0 до 65535 для слов.
2.2.4. Определение модели памяти и структуры регистровой памяти
Рис. 7. Модель памяти.
В структуре, приведенной на рис. 7, регистровая память включает тридцать два 16-разрядных РОН, 16-разрядный счетчик команд (ПС), регистры команд (РК) и адреса (РА), а также еще один блок из 32-х РОН (пR0..31), регистры пПС и пРК — для хранения состояния во время прерывания. Регистр флажков содержит 7 флажков, которые используются следующим образом:
Z – признак нулевого результата;
С – признак переноса из старшего разряда;
S – знак результата;
O – признак переполнения результата;
I – разрешение прерывания;
T – пошаговый режим;
U – режим супервизор-пользователь.
Необходимо отметить, что в RISC-процессорах аппаратный стек не используется, а адрес возврата запоминается в одном из РОН (31-й РОН).