Лекции / Схемотехника ЭВМ. Лекция 04. Регистры
.pdf
yi |
a |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
Qi |
|
|
|
|
|
|
|
|
yi |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
=1 |
|
|
|
|
||||||
|
|
1 |
|
0 |
|
|
1 |
|
0 |
|
|
|
a |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Qi |
|
|
|
|
Рис.2.24. Управляемая выходная |
|||||||||||||||
Рис.2.23. Карта Карно для yi |
|||||||||||||||||||||||||
На рис.2.24 приведена соответст- |
цепь регистра |
||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
UИП |
||||||||||||||||
вующая схема. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
Отметим |
также, |
что |
управляющий |
|
|
VD |
|
|
|
|
|
|
|
||||||||||||
вход «Разрешение выхода» воздействует на |
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
выходные |
буферы |
|
регистра. |
Он |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
устанавливает их в третье состояние или |
|
|
|
|
|
|
|
R |
|||||||||||||||||
закрывает транзистор в схеме ОК и т.п. |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
Наличие |
управляющего |
входа |
|
и |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
управляемого |
буфера |
на |
выходе регистра |
Q |
1 |
|
|
|
|
|
|
|
|
||||||||||||
существенно |
упрощает |
обмен |
данными |
i |
|
|
|
|
|
|
|
|
|
|
|||||||||||
(yi) |
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
между |
регистровыми |
структурами |
|
и |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
организацию регистров-файлов. |
регистра |
|
|
|
а |
|
|
|
|
|
|
|
|||||||||||||
Цепи индикации |
состояния |
|
|
|
|
|
|
|
|
|
|
|
UИП |
||||||||||||
могут выполняться с различным уровнем |
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
сложности. Простейшие цепи индикации |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
параллельного |
двоичного |
кода приведены |
|
|
|
|
|
|
|
|
R |
||||||||||||||
на рис.2.25, где предполагается, что инвер- |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
торы выполнены с открытым коллектором. |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
Для |
индикации |
всех |
|
|
состояний |
Qi |
|
1 |
|
|
|
|
|
|
|
|
|||||||||
многоразрядного |
регистра |
применяются |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
(yi) |
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
знакосинтезирующие |
|
|
индикаторы |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
VD |
|
|
|
|
|
|
|
|||||||||||||
различных |
|
|
модификаций |
|
|
с |
|
|
|
|
|
|
|
|
|
|
|||||||||
соответствующими дешифраторами. |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
Приме-ром сложной системы индикации |
|
|
|
|
|
|
б |
||||||||||||||||||
является так называемая «бегущая строка». |
|
|
|
|
|
|
|||||||||||||||||||
Пример |
2.12. |
Для |
4-разрядного |
Рис.2.25. Фрагменты схемы |
|||||||||||||||||||||
параллельного регистра разработать схему, |
индикации |
с применением |
|||||||||||||||||||||||
вырабатывающую |
|
два |
осведомительных |
светодиода |
при включении: |
||||||||||||||||||||
сигнала: y1 должен указывать на нулевое |
а - от уровня «1»; б - от |
||||||||||||||||||||||||
состояние регистра, y2 - на то, что состояние |
|
|
|
уровня«0» |
|||||||||||||||||||||
регистра меньше или равно 3 либо больше |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
илиравно12. Длясигналовy1 иy2 обеспечитьактивныеуровни«0».
Табл.2.12 является таблицей истинности для сигналов y1 и y2. Для сигнала y1 удобно записать СКНФ, а затем преобразовать выражение к базису И-НЕ:
y1 = Q3 +Q2 +Q1 +Q0 = |
Q3 |
|
Q2 |
|
Q1 |
|
Q0 |
. |
(2.19) |
Таблица 2.12
Реализация двух осведомительных сигналов о состоянии 4-разрядного параллельного регистра (к примеру 2.12)
Номер |
Q |
Q |
Q |
Q |
|
y |
y |
2 |
набора |
3 |
2 |
0 |
1 |
|
|||
|
|
1 |
|
|
|
|
||
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
0 |
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
2 |
0 |
0 |
1 |
0 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
3 |
0 |
0 |
1 |
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
4 |
0 |
1 |
0 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
5 |
0 |
1 |
0 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
6 |
0 |
1 |
1 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
7 |
0 |
1 |
1 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
8 |
1 |
0 |
0 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
9 |
1 |
0 |
0 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
10 |
1 |
0 |
1 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
11 |
1 |
0 |
1 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
12 |
1 |
1 |
0 |
0 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
13 |
1 |
1 |
0 |
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
14 |
1 |
1 |
1 |
0 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
15 |
1 |
1 |
1 |
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
На рис.2.26 приведена карта Карно для сигнала y2, из которой сле-
дует
y =Q3 |
Q2 |
+ |
Q3 |
Q2 =Q3 Q2 . |
(2.20) |
Схема, реализующая осведомительные сигналы y1 и y2, приведена
на рис.2.27. |
y2 |
|
|
|
|
Q1 |
|
|
|
|
|
|
|
|
|
1 |
1 |
1 |
1 |
|
Q3 |
|
|
|
|
0 |
0 |
0 |
0 |
|
|
|
|
Q2 |
|
1 |
1 |
1 |
1 |
|
0 |
0 |
0 |
0 |
Q0
Рис.2.26. Карта Карно для сигнала y2
& |
|
|
RG Q3 |
|
y1 |
|
|
|
Q2 |
|
|
Q1 |
=1 |
y2 |
|
||
|
|
|
Q0 |
|
|
Рис.2.27. Схема реализации y1 и y2 |
|
|
|
a2 |
|
DC |
y0 |
|
|
|
||
|
4 |
|
y1 |
|
|
|
|
||
RG Qi+1 |
a1 |
2 |
|
y2 |
Qi |
|
|
y3 |
|
a0 |
|
|
y4 |
|
|
1 |
|
y5 |
|
Qi-1 |
|
|
||
|
|
|
y6 |
|
|
|
V |
|
y7 |
Рис.2.28. Схема передачи выходных данных в один из восьми приёмников
Пример 2.13. Разработать схему передачи данных с регистра на один из восьми приёмников. Для решения этой задачи необходимо использовать селектор «1 из 8-ми», в качестве которого можно взять стробируемый дешифратор «1 из 8-ми». Соответствующая схема приведена на рис.2.28. Поясним её работу. Для произвольного выхода yj дешифратора можно записать
|
|
|
|
~ ~ ~ |
, |
(2.21) |
|
|
|
|
|||
|
|
y j =Va2a1a0 |
||||
где |
~ ~ ~ |
- произвольный адрес приёмника (от 0 до 7). |
|
|||
a2a1a0 |
|
|||||
Пусть подан адрес 5, т.е. а2а1а0 = 101, учитывая, что V = Qi, для у5 можно записать
y5 = |
Q |
ia2 |
a1 |
a0 = |
Q |
i 1 |
0 |
1 = Qi . |
(2.22) |
На остальных выходах дешифратора при этом адресе будет установлен уровень «1».
Очевидно, что передача данных с регистра на все восемь приёмников одновременно является тривиальной задачей - достаточно соединить параллельно одноименные входные линии всех приёмников и подключить их к соответствующим разрядам регистра.
2.3. Регистры-файлы (сверхоперативная память)
Сверхоперативная память содержит обычно небольшое число слов, имеет малое время доступа и часто входит непосредственно в состав арифметических устройств, где используется для хранения промежуточных данных в течение небольшого времени.
Например, в сериях ИС 533 и 555 есть ИС типа ИР26 (с тремя состояниями выхода) и ИР32 (с открытым коллектором на выходе), каждая из которых представляет собой регистровый файл, построенный как четырёхсловный по четыре разряда слово. Это обеспечивает раздельное декодирование и адресацию четырёх слов как для записи, так и для считывания данных и позволяет осуществлять одновременную запись по одному адресу и считывание - по другому. Наличие третьего состояния для ИС типа ИР26 (ОК для ИР32) позволяет соединять параллельно выходы большого числа регистров для записи и хранения n-четырёхсловных данных по четыре разряда слово. Структуру и режимы работы для указанных ИС см. в [16-18]. В серии 564 есть ИС типа ИР11 и ИР12, каждая из которых обеспечивает одновременное и независимое считывание двух слов. ИС 564ИР11 состоит из восьми четырёхразрядных регистров, включающих в себя: матрицу памяти, в которой каждый столбец образует отдельный регистр; дешифраторы адреса чтения первого и второго слова; дешифратор адреса записи и входной регистр. Вывод данных - параллельный через два независимых порта.
ИС 564ИР12 состоит из четырёх четырёхразрядных регистров и имеет аналогичную структуру. Выходы этой ИС трёхстабильные, что позволяет, например, строить на их основе буферные ЗУ, работающие непосредственно на магистраль коллективного пользования. Структуру и режимы работы для указанных ИС см. в [8].