12. Постоянное запоминающее устройство.

Постоянные запоминающие устройства.

На рис. 1 показано запоминающее устройство с диодной матрицей, имеющей 8 строк и 4 столбца. Подача адресного слова АВС на вход дешифратора адреса создает единичное напряжение на одном из его выходов. Например, при подаче адресного слова 000 создается напряжение на выходе Х₀.

Все ячейки диодной матрицы содержат диоды, но некоторые диоды отключены, например, пережиганием плавких вставок при записи информации в ПЗУ.

При подаче адресного слова, например, 001, возникает напряжение на горизонтальном проводе Х1 и через диоды VD13, VD11 и VD10 появляется напряжение на выходах Y3, Y1 и Y0, что соответствует записанному 4-х разрядному слову 1011, появляющемся на вертикальных выходных проводниках.

Недостатком диодных ПЗУ является низкое быстродействие, вызванное отсутствием активных элементов, ускоряющих зарядку емкостей разрядных шин. Поэтому ПЗУ этого типа широкого распространения не получили.

Наиболее распространены ПЗУ, выполненные на биполярных и МОП-транзисторах. Биполярные ПЗУ имеют более высокое быстродействие (время обращения 20-60 нс), но и большую рассеиваемую мощность, чем ПЗУ на МОП-транзисторах (время обращения 200-600 нс).

МОП-транзисторный ПЗУ может хранить 1 или 0 в зависимости от того, имеет ли сток транзистора связь с корпусом (рис. 2). Если сток изолирован от корпуса, то при подаче в адресную шину высокого уровня, транзистор открывается и на разрядной шине появляется высокий уровень напряжения. Когда же сток связан с корпусом, при подаче в адресную шину высокого уровня (выбор ЗЭ), на разрядной шине будет низкий уровень.

На рис. 3 приведена схема матрицы ПЗУ, в котором адресное слово разбито на 2 части и подается как на горизонтальные, так и на вертикальные провода матрицы. Такая организация памяти более выгодна при очень большом числе адресов.

В качестве ячеек памяти можно использовать схемы И-НЕ с двумя входами, подключаемыми к проводам X и Y в точках их пересечения. Выходы всех схем И-НЕ подключаются параллельно.

Запись в ячейку памяти осуществляют различными способами, например пережиганием эмиттерных выводов на входы схемы И-НЕ или неподключением эмиттеров к проводам X и Y в точке пересечения.

Устройство работает следующим образом. В результате дешифрации адреса появляются напряжения на одном горизонтальном и на одном вертикальном проводах матрицы. Это приводит к тому, что на общем выходе схем И-НЕ появляются 0 или 1 в зависимости от того, подключены или не подключены эмиттерные входы в точке пересечения.

Очевидно, что одна матрица способна сохранять один разряд информации для каждого адреса и требуется n матриц для записи n-разрядных слов в памяти. Обычно на ЭВМ используются 8-разрядные слова (байты).

Если к и l число входов дешифраторов горизонтальных и вертикальных проводов, то общее число n разрядных слов, хранящихся в ПЗУ данного типа равно 2k*2l=2k+l.

Преимуществом такой организации памяти является экономия площади кристалла, а следовательно, большая емкость памяти.

Программируемые ПЗУ

Описанные выше ПЗУ обычно программируются изготовителем. Выпускаются также ПЗУ, программирование которых осуществляет не изготовитель, а потребитель, например, пережиганием соответствующих перемычек в ячейках памяти. Такие ПЗУ, программируемые потребителем, называются программируемыми (ППЗУ).

В ППЗУ в исходном состоянии во всех пересечениях адресных шин с разрядными имеются ЗЭ, последовательно с которыми включаются плавкие нихромовые или титано-вольфрамовые перемычки, пережигаемые в процессе программирования.

Репрограммируемые, или перепрограммируемые ПЗУ.

Существует ПЗУ, которые потребитель может перепрограммировать несколько раз, например ПЗУ с ячейками памяти на МОП-транзисторах с изолированным затвором, конструктивно выполненным внутри изолирующего материала. Электрический заряд, создаваемый на таком затворе при программировании ПЗУ, может сохраняться годами.

Перед новым программированием заряды снимаются ультрафиолетовым облучением. Выпускаются также “электрически” репрограммируемые ПЗУ, не требующие облучения.

14. Организация устройств ввода-вывода аналоговой информации. Структурные схемы. Схемы выборки-хранения. ЦАП с двоично-взвешенными сопротивлениями. ЦАП с матрицей R-2R

Устр-ва, обесп-щие взаимодействие аналогового объекта с цифровым управляющим процессо­ром, могут быть разделены на индивидуальные и коллективные. К индивид-ным устр-вам следует отнести усилительно-нормализующие, фильтрующие, усилительные, обеспечиваю­щие управление, а также передающие устройства для аналоговых сигналов. Коллективными являются подсистемы аналого-цифрового и цифро-аналогового преобразования. Именно эти подсистемы, представляющие достаточно сложную совокупность аналоговых и цифровых функц-ных элементов, относят к устройствам ввода-вывода аналоговой информации, называемым также интерфейсами ввода-вывода аналоговой информации.

Рис. 1. Структурная схема устройства ввода аналоговой информации: СУ - схема управления

Как следует из рис.1, устр-во ввода аналоговых сигналов представля­ет многоканальную подсистему сбора аналоговых данных с временным разделением измерительных каналов. Поскольку входная инф-ция поступает от источников, сигналы которых могут заметно различаться по скорости измерения, необходимы устройства, согласующие возможно­сти АЦП с характеристиками сигналов. Эту роль выполняют устройства выборки и хранения СВХ, а также измерительные усилители с программиру­емым коэф-том усиления ИУ. Основным элементом устр-тв вывода аналоговых данных являются цифроаналоговые преобразователи (рис. 2), в которых информация, по­ступающая от цифрового процессора, преобразуется в форму аналоговых управляющих сигналов.

Рис. 2. Структурная схема устройства вывода аналоговой информации: Брг - буферный регистр

Часто встречаются совмещенные интерфейсы ввода-вывода аналоговой информации. Конструктивно интерфейсы ввода-вывода аналоговой инф-ции выпускают в настоящее время в виде отдельных плат или модулей и ин­тегральных схем, механически и электрически совместимых с определенны­ми типами вычислит-ных машин. В наст. время выпускается 3 типа аналоговых интерфейсов - интерфейсы ввода, интерфейсы вывода, комбинированные интерфейсы ввода-вывода. Каждая из этих разновидностей имеет свою специфику.

ЦАП с двоично-взвешенными сопротивлениями. ЦАП с матрицей R-2R

Цифро-аналоговыми преобразователями (ЦАП) называют устр-ва, генерирующие вых-ую аналоговую величину, соотв-щую цифровому коду, поступающему на вход преобразователя. ЦАП используются для согласования ЭВМ с аналоговыми устр-вами, а также в качестве внут­ренних узлов в аналого-цифровых преобразователях (АЦП) и циф­ровых измер-ных приборах. Цифро-аналоговое преобразо­вание в данных ЦАП состоит в сумми­ровании эталонных величин, соотв-щих разрядам входного кода. В случае двоичного позиционного кода значения всех разрядов поступают одновременно на все входы ЦАП. Работа таких ЦАП описывается выражением

Х = Р(а_12-1+ а_22-2+…+ а_i2-b), (1)

где Х – вых-ая аналоговая величина; аi, — коэф-нты соотв-щих двоич­ных разрядов, которые принимают дискретные значения 1 или 0; Р - опорный сигнал; b -число разрядов. Опорным сиг­налом может служить напряжение постоянного или переменного тока.

Базовая схема ЦАП, реализующего выражение (1), показанная на рис.7.a, содержит источник опорного напряжения E₀, матрицы двоично-весовых резисторов, набор ключей и дифференциальный операционный уси­литель. Основные недостатки этой схемы определяются необходимостью применения резисторов с большим диапазоном номиналов, например 1R — 1024R для 10-раз­рядного ЦАП.

Рациональным способом уменьшения количества номиналов резисторов является использование резистивной (лестничной) матрицы R —2R, изображенной на рис. 7,6. Выражение (1) реализуется схемой ЦАП при ROC = 3R.

Практическую реализацию многоразрядных схем ЦАП рационально проводить на основе микросхем, содержа­щих основные блоки ЦАП в одном корпусе.

Рис. 7. Схема ЦАП с двоично-взвешенным и сопротивлениями (а) ЦАП и на основе резистивной (лестничной) матрицы R—2R (б)

15. Особенности и конструктивное исполнение (АЦП). АЦП последо­вательного счета. АЦП поразрядного уравновешивания. АЦП двойного интегрирования. АЦП с преобразованием напряжения в частоту. АЦП параллель­ного преобразования.

Аналого-цифровые преобразователи (АЦП) решают задачу поиска однозначного соответствия аналоговому сигналу цифрового кода. На вход АЦП поступает ана­логовый сигнал и после определенного конечного времени преобразования на его выходе появляется цифровой код.

Из всего множества АЦП электрических сигналов в первую очередь выделяются АЦП с промежуточным преобразованием входного напряжения или тока в физическую величину иной при­роды (обычно - время или частоту). К ним относятся различного рода интегрирующие АЦП, составляющие основу большинства универсальных цифровых вольтметров. Как правило, это АЦП вы­сокой точности, но относительно невысокого быстродействия.

Более детальная классификация АЦП с промежуточным пре­образованием тесно связана с методами измерения соответствую­щей неэлектрической физической величины и здесь не рассматри­вается, так как не представляет особого интереса для дальнейшего-изложения. Быстродействующие и сверхбыстродействующие АЦП строятся обычно по схеме с непосредственным преобразованием входного сигнала в цифровой код. В любом из АЦП этого класса реализу­ется один из двух классических методов измерения: метод совпа­дения или метод уравновешивания преобразуемой величины.

Первые разделяются на одноступенчатые (параллельные) и многоступенчатые (в том числе параллельно-последовательные), а затем, в зависимости от режима выполнения основного алгорит­ма — на асинхронные и тактируемые (стробируемые).

Тактируемые многоступенчатые АЦП могут иметь как замкну­тую структуру, так и разомкнутую. К разомкнутым АЦП этого вида относятся и конвейерные АЦП. Асинхронные многоступенча­тые АЦП имеют только разомкнутую структуру.

Все многоступенчатые АЦП различаются по числу компарато­ров в отдельных ступенях. АЦП с одним компаратором в каждой ступени являются оптимальными по затратам элементов и количе­ству связей между ними.

Градация следующего уровня может быть произведена на ос­новании особенностей технической реализации. Среди асинхрон­ных разомкнутых АЦП с двоичной структурой можно вы­делить АЦП с усилителями в ступени, имеющими V-образную характеристику. Совмещение функций компаратора, усилителя и ЦАП в одном элементе дает возможность существенно повысить быстродействие АЦП.

Классификация АЦП с уравновешиванием измеряемой вели­чины достаточно проста. Алгоритм уравновешивания предопреде­ляет замкнутый характер структуры таких АЦП и наличие так­тирования. Наибольшее распространение получили АЦП с исполь­зованием ЦАП в качестве многозначной меры с двоично-взвешен­ными разрядами.

АЦП последо­вательного счета. Принцип работы. Схема.

На рис.10. приведены схема и график работы АЦП последовательного счета. Как видно из графика, время преобразования этого типа переменное и зависит от входного аналогового сигнала, однако такт работы всего уст­ройства постоянен и равен Т_р=Т₀2ⁿ, где Т₀ — период генератора опорных импульсов, n-разрядность счетчика и собственно АЦП. Работа такого АЦП не требует синхро­низации, что значительно упрощает построение схемы управления. С момента поступления сигнала «Старт» на выходе АЦП с частотой 1/T_р, изменяются цифровые коды результата преобразования (частота 1/T_р — параметр, определяющий макси­мально допустимую частоту отслеживания входного сигнала).

Рис. 10. Структура (а) АЦП последо­вательного счета и временная диаграм­ма его работы (б)

Некоторым услож­нением схемы управле­ния, заменой сумми­рующего счетчика на реверсивный и введени­ем элементов, обеспе­чивающих его работу, реализуется схема сле­дящего АЦП. Этим до­стигается значительное сокращение времени преобразования, однако подобные методы ра­ционально использо­вать в системах с не­большим числом кана­лов преобразования, так как один АЦП ра­ботает на один канал.

АЦП поразрядного уравновешивания. Принцип работы. Схема. Временная диаграмма.

В многоканальных системах сбора и обработки данных широко применяют АЦП поразрядного уравновешивания (рис.11,а, где РгСдв и Рг_вых — соответственно регистры сдвига и выхода). Схема управления этого АЦП более сложная по сравнению с АЦП последовательного счета, но время преобразования значительно меньше.

Временная диаграмма работы АЦП этого типа приве­дена на рис. 11, б. С момента поступления сигнала «Старт» генератор тактовых сигналов ГТС перемещает единичный сигнал на регистре сдвига РеСдв, с регистра сдвига через схему И единица записывается в регистр выхода, если U_вх > U_выхЦАП. Если U_вх < U_выхЦАП, то в соот­ветствующий разряд регистра выхода записывается ноль, таким образом формируется цифровой код на выходе АЦП начиная со старшего разряда.

Рис. 11. Структура АЦП поразрядного уравно­вешивания (а) и временная диаграмма его работы (б)

двойного интегрирования. Принцип работы. Схема. Временная диаграмма.

В АЦП двойного интегрирования используется метод предварительного преобразования напряжения во времен­ной интервал, а затем измерения временного интервала. Преобразователь «напряжение — временной интервал» строится на основе интегратора, так как при постоянном входном напряжении выходное напряжение интегратора—линейная функция времени:

На рис. 12 приведены схема и график работы АЦП двойного интегрирования. На первом этапе преобразо­вания на вход интегратора через входной коммутатор подается напряжение U_вх и в течение фиксированного времени Т₁ реализуется первое интегрирование, в резуль­тате которого на выходе интегратора устанавливается напряжение, пропорциональное U_вх, т. е. U_вых= — U_BXT₁/(RC).

Рис. 12. Структура (а) АЦП двойного интегрирования и временная диаграмма его работы (б)

На втором этапе преобразования на вход интегратора подключается E_о, знак которого противоположен знаку U_вх, напряжение на выходе интегратора изменяется от U_{вых max} до 0 в течение времени Т₂ = U_вхT₁/E₀. При дости­жении на выходе интегратора нулевого уровня «нуль-компаратор» прекращает поступление тактовых импуль­сов на вход счетчика результата.

АЦП с преобразованием напряжения в частоту. Принцип работы. Схема. Временная диаграмма.

Рис.13. Структура преобразователя напряжение — частота

В АЦП с преобразованием напряжения в частоту используется метод измерения частоты следования прямо­угольных импульсов, основанный на заполнении счетчика импульсов в течение фиксированного времени. Эти пре­образователи используют при медленно изменяющемся входном напряжении. Основное достоинство этих АЦП — простота схемотехнического решения. Небольшие габа­ритные размеры преобразователя «напряжение — часто­та» позволяют разместить его в непосредственной бли­зости от датчиков исходной информации и тем самым реализовать АЦП с высоким соотношением сигнал/шум. Преобразователи (рис.13, К л— ключ) с операционны­ми усилителями серий 154, 574 с малыми входными токами позволяют решить задачу аналого-цифрового преобразо­вания за время T= 10 мкс при 8-разрядном выходном коде.

АЦП параллель­ного преобразования. Принцип работы. Схема. Временная диаграмма.

АЦП параллельного преобразования построены на основе двоично-взвешенного источника Eо (рис.14, где ИОН — источник опорного напряжения, ДШ — де­шифратор). Достоинство таких преобразователей — высокое быстродействие, определяемое временем пере­ключения компараторов. Частота преобразования может достигать 10—20 МГц при 3-разрядном выходном коде. Число компараторов равно числу разрядов выходного кода. Для получения двоичного выходного кода необхо­дим на выходе дешифратор ДШ

Рис.14. Структура АЦП параллель­ного преобразования

4. Интегральные микросхемы, их динамические и статические характеристики.