- •Глава1 Что такое цифровые микросхемы. Виды цифровых микросхем
- •Глава 2 Области применения цифровых микросхем
- •Глава 3 Условные графические изображения цифровых микросхем (гост)
- •Параметры цифровых микросхем
- •Уровни логического нуля и единицы
- •Входные и выходные токи цифровых микросхем
- •Параметры, определяющие быстродействие цифровых микросхем
- •Описание логической функции цифровых схем
- •Раздел 2
- •Логический элемент "и"
- •Логический элемент "или"
- •Глава 2 Диодно-транзисторная логика (дтл)
- •Глава 3 Транзисторно-транзисторная логика (ттл)
- •Логические уровни ттл микросхем
- •Семейства ттл микросхем
- •Глава 4 Цифровые логические микросхемы, выполненные на комплементарных моп транзисторах (кмоп) Логические кмоп (кмдп) инверторы
- •Логические кмоп (кмдп) элементы "и"
- •Логические кмоп (кмдп) элементы "или"
- •Особенности применения кмоп микросхем
- •Логические уровни кмоп микросхем
- •Семейства кмоп микросхем
- •Глава 5 Согласование цифровых микросхем различных серий между
- •Согласование микросхем из различных серий между собой
- •Согласование по току
- •Согласование микросхем с различным напряжением питания
- •Глава 6 Регенерация цифрового сигнала (Триггер Шмитта)
- •Раздел 3 Арифметические основы цифровой техники.
- •Глава 1
- •Арифметические основы цифровой техники
- •Системы счисления
- •Десятичная система счисления
- •Двоичная система счисления
- •Восьмеричная система счисления
- •Шестнадцатеричная система счисления
- •Глава 2 Преобразование чисел из одной системы счисления в другую
- •Преобразование целых чисел
- •Глава 3 Преобразование дробной части числа
- •Раздел 4
- •2. Законы отрицания a. Закон дополнительных элементов
- •B. Двойное отрицание
- •C. Закон отрицательной логики
- •3. Комбинационные законы
- •A. Закон тавтологии (многократное повторение)
- •B. Закон переместительности
- •Совершенная дизъюктивная нормальная форма (сднф)
- •Совершенная конъюктивная нормальная форма (скнф)
- •Глава 3 Дешифраторы (декодеры)
- •Десятичный дешифратор (декодер)
- •Семисегментный дешифратор
- •Глава 4 Шифраторы (кодеры)
- •Глава 5 Мультиплексоры
- •Особенности построения мультиплексоров на ттл элементах
- •Особенности построения мультиплексоров на кмоп элементах
- •Глава 6 Демультиплексоры
- •Раздел 5 Генераторы
- •Глава 1
- •Генераторы периодических сигналов
- •Усилительные параметры кмоп инвертора
- •Глава 2 Осцилляторные схемы генераторов
- •Глава 3 Мультивибраторы
- •Глава 4 Особенности кварцевой стабилизации частоты цифровых генераторов
- •Глава 5 Одновибраторы (ждущие мультивибраторы)
- •Укорачивающие одновибраторы
- •Расширяющие одновибраторы (ждущие мультивибраторы)
- •Раздел 6 Последовательностные устройства (цифровые устройства с памятью)
- •Глава 1
- •Триггеры
- •Глава 2 rs триггер
- •Синхронный rs триггер
- •Глава 3 d триггеры, работающие по потенциалу (статические d триггеры)
- •Глава 4 Явление метастабильности
- •Глава 5 d триггеры, работающие по фронту (динамические d триггеры)
- •Глава 6 t триггеры
- •Глава 7 jk триггер
- •Глава 8 Регистры
- •Параллельные регистры
- •Глава 9 Последовательные (сдвиговые) регистры
- •Глава 10 Универсальные регистры
- •Глава 11 Счётчики
- •Двоичные асинхронные счётчики
- •Двоичные вычитающие асинхронные счётчики
- •Глава 12 Недвоичные счётчики с обратной связью
- •Глава 13 Недвоичные счётчики с предварительной записью
- •Глава 14 Синхронные счётчики
- •Глава 15 Синхронные двоичные счётчики
- •Раздел 7
- •Современные виды цифровых микросхем.
- •Глава 1
- •Микросхемы малой степени интеграции (малая логика)
- •Глава 2 Программируемые логические интегральные схемы (плис).
- •Классификация плис
- •Глава 3 Программируемые логические матрицы.
- •Глава 4 Программируемые матрицы логики (pal).
- •Глава 5 Сложные программируемые логические устройства (cpld).
- •Внутреннее устройство cpld
- •Разработка цифровых устройств на cpld
- •Глава 6 Программируемые пользователем вентильные матрицы (fpga).
- •Раздел 8
- •Индикаторы.
- •Глава 1
- •Виды индикаторов.
- •Малогабаритные лампочки накаливания
- •Расчет транзисторного ключа
- •Глава 2 Газоразрядные индикаторы.
- •Глава 3 Светодиодные индикаторы.
- •Глава 4 Жидкокристаллические индикаторы.
- •Принципы работы жидкокристаллических индикаторов
- •Режимы работы жидкокристаллических индикаторов
- •Параметры жидкокристаллических индикаторов
- •Формирование цветного изображения
- •Формирование напряжения для работы жидкокристаллического индикатора
- •Глава 5 Динамическая индикация.
- •Раздел 9
- •Синтезаторы частоты.
- •Глава 1
- •Цифровой фазовый детектор.
- •Глава 2 Фазовый компаратор.
- •Глава 3 Цепи фазовой автоподстройки частоты.
- •Глава 4 Умножители частоты
- •Глава 5 Частотный детектор, построенный на основе фапч
- •Раздел 10
- •Особенности аналого-цифрового и цифро-аналогового преобразования.
- •Глава 1
- •Квантование аналогового сигнала по времени
- •Глава 2 Погрешности дискретизатора
- •Погрешность хранения
- •Погрешность выборки
- •Глава 3 Фильтры устранения эффекта наложения спектров (Антиалайзинговые фильтры)
- •Глава 4 Дискретизация сигнала на промежуточной частоте (субдискретизация)
- •Глава 5 Параллельные ацп (flash adc)
- •Глава 6 Последовательно-параллельные ацп
- •Глава 7 ацп последовательного приближения (sar adc)
- •Глава 8 Сигма-дельта ацп
- •Глава 9 Цифроаналоговые преобразователи (цап) с суммированием токов
- •Глава 10 Цифроаналоговые преобразователи r-2r
- •Раздел 11
- •11.1 Основные блоки цифровой обработки сигналов
- •Глава 1 Двоичные сумматоры
- •Глава 2 Умножители
- •Глава 3 Постоянные запоминающие устройства.
- •Глава 4 Цифровые фильтры.
- •11.2 Микросхемы прямого цифрового синтеза радиосигналов.
- •Глава 5 Фазовые аккумуляторы
- •Глава 6 Полярные модуляторы
- •Глава 7 Квадратурные модуляторы.
- •Глава 8 Интерполирующие цифровые фильтры.
- •Глава 9 Однородные интерполирующие цифровые фильтры.
- •Микросхемы цифрового приема радиосигналов
- •Глава 10 Квадратурные демодуляторы.
- •Глава 11 Децимирующие цифровые фильтры.
- •Децимирующий фильтр с конечной импульсной характеристикой
- •Глава 12 Однородные децимирующие цифровые фильтры.
- •Раздел 12 Примеры реализации цифровых устройств
- •12.1 Электронные часы
- •Разработка структурной схемы
- •Глава 2 Разработка принципиальной схемы
- •Глава 3 Разработка принципиальной схемы индикации часов
- •12.2 Последовательные порты
- •Глава 4
- •Глава 5
Глава 3 Преобразование дробной части числа
Так как дробная часть числа меньше единицы, то её преобразование выполняется умножением исходного числа на основание новой системы счисления. Целая часть результата умножения будет старшим разрядом числа в новой системе счисления. Дробную часть произведения снова умножают на основание системы счисления. Операция умножения выполняется до достижения требуемой точности результата. Все операции выполняют по правилам исходной системы счисления.
Для примера рассмотрим перевод дробного числа из десятичной системы счисления в двоичную. Пусть исходное число A будет равно 0,35. Выполним операцию последовательного умножения, как это показано на рисунке 3.1.
Рисунок 3.1. Пример операции последовательного умножения для перевода дробного числа в двоичную систему счисления
В результате преобразования получим двоичное представление числа A:
A = 0,3510 = 0,01011
В общем случае перевод правильных дробей является бесконечным. Число разрядов в новой системе можно найти исходя из одинаковой точности представления чисел в разных системах счисления.
Одинаковая точность числа, записанного в различных системах счисления, достигается при одинаковых весах младших разрядов соответствующей системы счисления. Определить вес младшего разряда числа можно по следующей формуле:
M = q–n
где q — основание системы счисления.
Определим необходимое число разрядов в двоичной системе счисления для рассмотренного ранее примера. Для десятичного числа 0.35 вес младшего разряда M = 1/100 = 0.01.
Раздел 4
Комбинационные устройства.
Глава 1
Законы алгебры логики
Законы алгебры логики базируются на аксиомах и позволяют преобразовывать логические функции. Логические функции преобразуются с целью их упрощения, а это ведет к упрощению цифровой схемы.
АКСИОМЫ алгебры логики описывают действие логических функций "И" и "ИЛИ" и записываются следующими выражениями:
0 * 0 = 0 0 * 1 = 0 1 * 0 = 0 1 * 1 = 1 |
0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1 |
Всего имеется пять законов алгебры логики:
1. Закон одинарных элементов
1 * X = X 0 * X = 0 1 + X = 1 0 + X = X
Этот закон непосредственно следует из приведённых выше выражений аксиом алгебры логики.
Верхние два выражения могут быть полезны при построении коммутаторов, ведь подавая на один из входов элемента “2И” логический ноль или единицу можно либо пропускать сигнал на выход, либо формировать на выходе нулевой потенциал.
Второй вариант использования этих выражений заключается в возможности избирательного обнуления определённых разрядов многоразрядного числа. При поразрядном применении операции "И" можно либо оставлять прежнее значение разряда, либо обнулять его, подавая на соответствующие разряды единичный или нулевой потенциал. Например, требуется обнулить 6, 3 и 1 разряды. Тогда:
В приведённом примере отчётливо видно, что для обнуления необходимых разрядов в маске (нижнее число) на месте соответствующих разрядов записаны нули, в остальных разрядах записаны единицы. В исходном числе (верхнее число) на месте 6 и 1 разрядов находятся единицы. После выполнения операции "И" на этих местах появляются нули. На месте третьего разряда в исходном числе находится ноль. В результирующем числе на этом месте тоже присутствует ноль. Остальные разряды, как и требовалось по условию задачи, не изменены.
Точно так же можно записывать единицы в нужные нам разряды. В этом случае необходимо воспользоваться нижними двумя выражениями закона одинарных элементов. При поразрядном применении операции "ИЛИ" можно либо оставлять прежнее значение разряда, либо обнулять его, подавая на соответствующие разряды нулевой или единичный потенциал. Пусть требуется записать единицы в 7 и 6 биты числа. Тогда:
Здесь в маску (нижнее число) мы записали единицы в седьмой и шестой биты. Остальные биты содержат нули, и, следовательно, не могут изменить первоначальное состояние исходного числа, что мы и видим в результирующем числе под чертой.
Первое и последнее выражения позволяют использовать логические элементы с большим количеством входов в качестве логических элементов с меньшим количеством входов. Для этого неиспользуемые входы в схеме "И" должны быть подключены к источнику питания, как это показано на рисунке 1.1:
Рисунок 1.1. Схема "2И-НЕ", реализованная на логическом элементе "3И-НЕ"
а неиспользуемые входы в схеме "ИЛИ" должны быть подключены к общему проводу схемы, как это показано на рисунке 1.2.
Рисунок 1.2. Схема "НЕ", реализованная на элементе "2И-НЕ"