- •58. Шумы в электронных схемах
- •59. Рачет рабочей точки стандартных усилительных каскадов на бт.
- •61. Обратные связи в усилителях.
- •62. Влияние обратной связи на параметры и характеристики усилителей
- •63. Термостабилизация в усилительных каскадах
- •64. Обратная связь в многокаскадных усилителях ( или см. 61)
- •65. Однокаскадный усилитель rc-типа на бт с общим эмиттером (построение эквивалентной схемы)
- •66. Однокаскадный усилитель rc-типа на бт с общим эмиттером (анализ параметров по переменному току)
- •67. Усилители постоянного тока. Назначение, параметры, основные особенности.
- •68. Методы борьбы с дрейфом нуля. Местные отрицательные обратные связи.
- •69. Методы борьбы с дрейфом нуля. Балансные (мостовые схемы).
- •70. Дифференциальный каскад.
- •71. Метод модуляции-демодуляции.
- •72. Комбинированные методы борьбы с дрейфом нуля.
- •73. Операционные усилители
- •74. Инвертирующий усилитель
- •75. Неинвертирующий усилитель
- •76. Применение оу для выполнения нелинейных операций
- •77. Применение оу для выполнения математических операций
- •78. Электронные ключи. Параметры и характеристики
- •79. Ключ на биполярном транзисторе
- •80. Ключ на переключателе тока
- •81. Ключи на полевых транзисторах.
- •82. Комплементарный ключ (кмдп)
- •83. Логические элементы. Основные параметры и особенности
- •84. Элемент ттл со сложным инвертором.
- •85. Дтл-логика
- •86. Этл-логика
- •87. Кмоп-логика
- •88. Триггерная ячейка.
- •89. Триггер с раздельными входами
- •90. Интегральные триггеры
- •91. Rs-триггеры
- •44. D-триггер
- •45. Т-триггер
- •46.Jk-триггер
45. Т-триггер
Триггером называется устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачкообразно переходить из одного состояния в другое. Триггер имеет два устойчивых состояния 0 и 1 и два выхода: прямой Q и инверсный Q. Когда Q = 0, Q = 1 триггер находится в нулевом состоянии, при Q = 1, Q = 0 триггер – в единичном состоянии.
Т–ТРИГГЕР. Триггером T––типа (счетным триггером) называют логическое устройство с двумя устойчивыми состояниями и одним входом T, которое остается в исходном состоянии при Т = 0 и инвертирует свое исходное состояние при Т = 1. Основным способом построения счетных триггеров является введение соответствующих обратных связей в синхронизируемые RS– и D–триггеры.
На рис. 9.34 показана структурная схема, условное обозначение и временные диаграммы T–триггера, собранного на базе синхронного RS–триггера, у которого прямой выход Q соединяется с S–входом, а инверсный выход Q соединяется со входом R. В T–триггере имеются дополнительные обратные связи на входы вентилей D1 и D2, подключенные через линии задержки ЛЗ1 и ЛЗ2. Назначение этих линий – задержка поступления сигналов обратной связи на вход инверторов до окончания входного сигнала. В качестве линии задержки используется один или два логических элемента. Их задержки распространения сигнала бывает достаточно для четкой работы T–триггеров, выполненных на микросхемах любых типов.
Для реализации T–триггера часто используют схему D–триггера с динамической синхронизацией, у которого инверсный выход Q соединяется с D–входом. Информационный сигнал подают на С–вход (рис. 9.35). Пусть на D–входе действует сигнал логической единицы, при переключении С–входа с уровня логического нуля до уровня логической единицы триггер переходит в единичное состояние Q = 1. Потенциалы на выходе Q и на D–входе равны логическому нулю. Последующий перепад напряжения с нуля до единицы на C–входе установит триггер в нулевое состояние. Потенциал на D–входе станет равным логической единице. Состояние триггера меняется на противоположное при каждом перепаде импульса напряжения на C–входе, триггер как бы считает проходящие импульсы. В сериях выпускаемых микросхем T–триггеров нет. Они строятся на базе синхронизируемых RS– и D–триггеров.
46.Jk-триггер
Триггером называется устройство, имеющее два устойчивых состояния и способное под действием управляющих сигналов скачкообразно переходить из одного состояния в другое. Триггер имеет два устойчивых состояния 0 и 1 и два выхода: прямой Q и инверсный Q. Когда Q = 0, Q = 1 триггер находится в нулевом состоянии, при Q = 1, Q = 0 триггер – в единичном состоянии.
JK–ТРИГГЕРЫ. JK–триггер имеет два информационных входа J и K. По входу J триггер устанавливается в состояние Q = 1, Q= 0, а по входу K – в состояние Q = 0, Q = 1. JK–триггеры подразделяются на универсальные и комбинированные. Универсальность JK–триггера состоит в том, что при соответствующем подключении информационных входов он может выполнять функции RS–, D–, T–триггеров. Комбинированный JK–триггер отличается от универсального наличием дополнительных асинхронных входов S и R, предназначенных для предварительной установки триггера в определенное состояние (логической единицы или нуля).
Простейший JK–триггер можно получить из синхронного RS–триггера, введя дополнительные обратные связи с выходов триггера на входы (рис. 9.36). Такой триггер не имеет запрещенных комбинаций входных сигналов, и при J = K = 1 осуществляется инверсия предыдущего состояния (табл. 9.6). При J = K = 0 и при наличии синхросигнала на входе С состояние триггера не изменяется, так как сигнал логического нуля на одном входе элемента И–НЕ отменяет прохождение сигналов от других входов, и на выходе имеется сигнал логической единицы. Для перевода триггера в единичное состояние необходимо одновременное присутствие сигналов на
C– и J– входах. При подаче на входы J и K одновременно напряжений логической единицы и наличии синхросигнала триггер переключается в состояние, противоположное предыдущему. Если соединить вместе J– и K–входы, то триггер станет счетным и превратится в T–триггер. Если ввести инвертор в цепь входа K, то JK–триггер превращается в D–триггер.