2.2 Выбор микросхемы плис
Компания Xilinx является ведущим производителем микросхем программируемой логики – доля Xilinx на мировом рынке ПЛИС составляет, по данным самой компании, 51%. Поэтому неудивительно, что она производит широкий ряд ПЛИС различного назначения и степени сложности.
Все ПЛИС можно разделить на две основные группы – FPGA и CPLD. Основным их отличием друг от друга является порядок их загрузки – при включении FPGA загружает прошивку из подключенной к ней микросхемы памяти, в то время как CPLD хранит прошивку внутри себя самой. Кроме того, обычно FPGA являются более сложными, и содержат на кристалле готовые модули ФАПЧ, счетчиков и других широко применяемых устройств, в то время как CPLD обычно более просты и, соответственно, дешевы.
Для
реализации рассматриваемого устройства
однозначным решением является выбор
микросхемы типа CPLD, так как их номенклатура
начинается от самых маленьких и дешевых
чипов.
Исходя из отчета, сгенерированного Xilinx ISE, разработанная схема занимает 26 логических ячеек. В таком случае оптимальным является выбор микросхемы XC9536-10PC44, обладающей следующими характеристиками:
- 36 логических ячеек с 800 программируемыми логическими связями
- 34 вывода, доступных для программирования;
- рабочее напряжение 5 В;
2.3 Уровни реализации структуры плис
ПЛИС семейства CLPD состоят из множества макроячеек, количество которых различно в зависимости от конкретной микросхемы. В типовой состав макроячейки входит D-триггер, набор логических элементов и т.н.LUT–LookUpTable– ячейка памяти, в которой хранится конфигурация макроячейки.
Таким образом, можно рассматривать 3 уровня реализации проекта в ПЛИС:
1. Устройство в целом - на рис. 17.
Рис.17 – устройство в целом.
2. Устройство рассматривается как логически связанная совокупность сложных компонентов, таких как дешифраторы, счетчики, мультиплексоры, компараторы и т.д. В этом виде устройство представляется своей принципиальной схемой. Рассматриваемое устройство в таком представлении показано на рис. 18.
Рис.18 –
Устройство в виде принципиальной схемы.
3. Рассматривается реализация отдельного компонента с помощью логических элементов ПЛИС. Например, на рис. 19 показана внутренняя структура счетчика DD22.
Рис.19 –
Внутрення структура счетчика DD22.
2.4 Назначение выводов плис
Одним
из завершающих этапов проектирования
устройства на базе ПЛИС, который
предшествует этапу генерации файла
«прошивки» и программирования ПЛИС,
является этап назначения соответствия
входов/выходов реализованной схемы к
выводам микросхемы ПЛИС. Это производится
с помощью инструмента Xilinx PACE.
Микросхема XC9536-10VQ44 имеет ряд выводов, использование которых в качестве выводов общего назначения невозможно или не рекомендуется. К ним относятся выводы интерфейса JTAG, выводы питания, а также выводы GCK, GTS и GSR. Последние 3 типа выводов могут быть использованы в качестве выводов общего назначения, но при необходимости реализации функций общего сброса или общей предустановки или общего тактирования рекомендуется назначать соответствующие входы именно на них.
Расчет использования ресурсов ПЛИС показывает следующие значения:
Macrocells Used: 26/36 (73%)
Pterms Used Registers: 46/180 (26%)
Used Pins: 10/36 (28%)
Used Function Block: 17/34 (50%)
InputsUsed: 18/72 (25%)
Таблица 1 – Назначение выводов ПЛИС сигналам схемы.
|
C1 |
5 |
D9 |
20 |
|
D0 |
44 |
D10 |
43 |
|
D1 |
25 |
D11 |
38 |
|
D2 |
24 |
D12 |
36 |
|
D3 |
3 |
D13 |
34 |
|
D4 |
4 |
D14 |
29 |
|
D5 |
8 |
D15 |
27 |
|
D6 |
11 |
|
|
|
D7 |
13 |
|
|
|
D8 |
18 |
|
|