4.2. Описание функционирования структурной схемы эвм

Структурную схему ЭВМ изображённую на рисунке 1 будем рассматривать по частям, т.е. рассмотрим, как функционирует каждый элемент (кроме СПВВ, который будет подробно рассматриваться в 5 разделе) в отдельности и взаимодействии с другими элементами.

4.2.1. Центральный процессор

Команды, операнды (из ОП)

Результаты операций (в ОП)

……

Запросы прерываний

Рис.2 Упрощенная структурная схема процессора

Процессор занимает центральное место в структуре ЭВМ, так как он осуществляет управление взаимодействием всех устройств, входящих в состав ЭВМ. Процессор дешифрирует и выполняет команды программы, организует обращения к оперативной памяти, в нужных случаях инициирует работу ПУ, воспринимает и обрабатывает запросы прерывания. Упрощенная схема процессора приведена на рис. 2, где изображены только его основные части:

- Арифметико-логическое устройство (АЛУ) - производит логические и арифметические операции над данными.

- управляющее устройство (УУ) - вырабатывает управляющие сигналы для выборки очередной команды из памяти, дешифрирования кода команды, формирования адресов операндов, выборки операндов из памяти, передачи их в АЛУ, выполнения в АЛУ операции, предусмотренной кодом команды, передачи полученного в АЛУ результата операции в память, инициирования операций ввода-вывода, организации реакции процессора на запросы прерывания, поступающие от узлов самого процессора, других устройств, в том числе ПУ.

- блок управляющих регистров (БУР) - предназначен для временного хранения управляющей информации. Содержит регистры и счетчики, участвующие в управлении вычислительным процессом: регистры, хранящие информацию о состоянии процессора, регистр-счетчик адреса команды – счетчик команд, счетчики тактов, регистр запросов прерывания и др.

- блок регистровой памяти (местная память) - используется для повышения быстродействия и логических возможностей процессора.

- блок связи с ОП - организует обмен информацией процессора с оперативной памятью и защиту участков ОП от недозволенных данной программе обращений, а также связь ЦП с ПУ.

4.2.2. Многоблочная оперативная память

Оперативной памятью называют устройство, которое служит для хранения информации (данных программ, промежуточных и конечных результатов обработки), непосредственно используемые в процессе выполнения операций в арифметическо-логическом устройстве и устройстве управления процессором .

Многоблочная оперативная память представляет собой блоки одинакового размера по 2^20=1Мb количеством до 2^12=4096 штук, которые выглядят, как представлено на рисунке 4

Элементарный блок ОП

Рис. 4

Данная оперативная память не подразумевает виртуальность памяти, т.е. она не может быть расширена за счет ВЗУ, а физический адрес ячейки памяти формируется следующим образом:

Физ. адрес = № блока ОП + смещение (адрес) в блоке

ОП функционирует следующим образом. С ЦП или СПВВ приходит адрес по ША, который записывается в регистр адреса ОП, после чего старшие 12 разрядов дешифрируются в дешифраторе блока ОП и если адрес принадлежит данному блоку выдается разрешающий сигнал на дешифратор адреса в блоке, который формирует адрес ячейки памяти в запоминающем массиве. После чего по шине управления приходит сигнал WR или RD от ЦП или СПВВ и происходит запись или чтение информации в/из ОП.