3. Разработка основных блоков эвм.

3.1. Центральный процессор.

В структуре ЦП можно выделить два основных блока: микропрограммное устройство управления и операционный блок. Рассмотрим их более подробно:

Операционный блок.

ОБ предназначен для выполнения логических, арифметических и сдвиговых операций над поступающими на его вход данными.

Разрабатываемая ЭВМ 32-разрядная, для реализации данной разрядности используются две объединённые 16-разрядные микропроцессорных секции (МПС) IDT49С402А. Этот выбор обусловлен наличием знаний по данному семейству микросхем (опыт при разработке курсового проекта по дисциплине «Схемотехника»). Секция IDT49С402А содержит внутренний регистровый файл с организацией 64*16 бит, таким образом, после объединения двух секций получаем 64 32-разрядных регистра.

Выбранная МПС IDT49C402A не имеет внутрикристальной реализации логики сдвигов (ЛС), следовательно, необходимо разработать внешний блок, обеспечивающий выполнение функций ЛС. Данный блок реализован в виде комбинационной схемы, построенной на мультиплексорах. На селекторные входы подаются биты микрокоманды, задающие тип сдвига, а также подаётся бит для выбора направления.

В составе МПС IDT49C402A не имеется статусного регистра, поэтому в ОБ встраивается внешний по отношению к МПС блок статусного регистра. Слово состояния имеет разрядность 8 бит, но анализировать в МУУ из них можно только 7 младших, так как место старшего занимает бит Cache hit / miss из буфера TLB (см. раздел 4). Обеспечивается возможность сохранения слова состояния в РОН и восстановление его с шины Y (младшие 8 разрядов), это позволяет производить операции над флагами, а также микропрограммно формировать пользовательские признаки.

Таким образом, ОБ включает в себя МПС, блок ЛС, блок статусного регистра, арифметический расширитель (параллельный умножитель для реализации операции умножения), селекторы адресов, а также средства интерфейса (регистры входных, выходных данных, регистр адреса памяти), обеспечивающие взаимодействие ОБ с системной магистралью.

Селекторы адресов производят выбор источника адреса РОН для каждого из каналов (A и B) — из регистра команд или из регистра микрокоманд. Число программно доступных регистров 64 по каждому из каналов.

На входе С0 (бит переноса, подаётся в АЛУ) МПС включен мультиплексор, выбирающий в зависимости от соответствующих битов микрокоманды один из источников: «1», «0» или бит С16 статусного регистра.

Адрес для обращения к памяти хранится в регистре адреса памяти, сам адрес формируется непосредственно МПС и записывается в регистр по фронту синхросигнала при высоком активном уровне соответствующего биты микрокоманды.

Регистры входных и выходных данных, а также регистр адреса памяти имеют третье состояние, управление которым осуществляется соответствующими битами микрокоманды.

Структурная схема операционного блока приведена на рис. 3.1.1.

Рис. 3.1.1. Структурная схема операционного блока

Микропрограммное устройство управления.

В качестве типа структуры МУУ была выбрана схема с конвейером первого порядка (регистр микрокоманд), как наиболее распространенная и экономичная.

Устройство микропрограммного управления состоит из секвенсора микрокоманд, микропрограммной памяти, преобразователя начального адреса (ПНА), регистров команд и микрокоманд, буфер и трансивер для работы с системой прерывания программ.

В регистр команд с шины данных (DB) по фронту синхросигнала загружается 32-разрядое слово, представляющее собой машинную команду. Младшие 12 бит (адресное поле) поступает в ОБ, а старшие 20 бит (КОП) идут на преобразователь начального адреса (ПНА). Преобразованный адрес поступает на секвенсор, который адресует микропрограммную память (МПП). Имеется возможность осуществления условных переходов в микропрограммах, для чего из ОБ поступают флаги (содержимое статусного регистра, а также бит Cache hit / miss из буфера TLB). При считывании следующей команды секвенсером реализована возможность выбора источника (из регистра команд или константа с шины управления).

При включении и восстановлении (после сбоя) питания на секвенсор и регистр микрокоманд подается сигнал сброса (Reset). По этому сигналу МПП устанавливается в нулевой адрес, по которому хранится микропрограмма инициализации системы, осуществляющая загрузку в ОП с внешнего запоминающего устройства необходимой информации, например, таблицы вектором прерываний, а также формирование табличных и сегментных таблиц. Однако, МПП имеет некоторую задержку, поэтому необходим сигнал Reset непосредственно на РгМК, для исключения конфликтных ситуаций устройств, работающих на одну шину (иначе возможен выход из строя этих устройств).

Структурная схема микропрограммного устройства управления приведена на рис. 3.1.2.

Рис. 3.1.2. Структурная схема микропрограммного устройства управления