3.3. Система ввода-вывода.

Система ввода-вывода служит для обмена данными между периферийными устройствами (ПУ) и ОП. Для таких устройств, как накопители на магнитных дисках, лентах желательно, чтобы обмен с ОП происходил с достаточно большой скоростью. Поэтому для ЭВМ с магистральной структурой предпочтительным будет ввод-вывод с ПДП. Данный способ ввода-вывода освобождает ЦП от необходимости управлять обменом данных и, следовательно, во время пересылки ЦП имеет возможность выполнять другие задачи. Правда, для этого команды ввода должны следовать в программе заранее до потребности в данных, либо процесс, инициировавший ввод должен быть отложен до завершения ввода (в многозадачной операционной среде).

Для возможности сопряжения ЭВМ с несколькими ПУ разрабатываемый контроллер ПДП должен иметь централизованную структуру и уметь обрабатывать запросы от ПУ.

Контроллер ПДП, имеющий централизованную структуру, обеспечивает выполнение следующих функций:

1. Обнаружение запросов на ПДП от ПУ;

2. Возможность инициализации с шины данных начальными значениями: адреса и числа слов;

3. Распознавание характера обмена: чтение или запись в ОП и выставление соответствующих управляющих битов в ОП;

4. Поддержание диалога с ПУ во время обмена с целью выяснить готовность ПУ к приёму или передаче данных;

5. Информирование ЦП о завершении операции ввода-вывода.

Структурная схема системы ввода-вывода приведена на рис. 3.3.1.

Рис. 3.3.1. Структурная схема системы ввода-вывода

3.4. Оперативная память.

Разрядность ЦП разрабатываемой ЭВМ составляет 32 бита, что позволяет адресовать 4Гслова ОП. Реальный размер ОП значительно меньше. Возможность использования всего адресного пространства реализуется посредством механизма виртуальной памяти. Если программа не помещается в ОП, то те части, которые в данный момент не используются, переносятся во вторичное запоминающее устройства, например, на «винчестер». Программы, а в ходе их выполнения и процессор, ссылаются на пространство команд и данных, не зависимое от реального физического пространства ОП. Генерируемые процессор двоичные адреса памяти называются виртуальными адресами.

Заданием предусмотрена сегментно-страничная организация памяти. При такой организации адресное пространство делится на сегменты, каждый из которых, в свою очередь, делится на страницы фиксированного размера. Адресация ячеек памяти происходит уже внутри страниц. Для того, чтобы реализовать такую адресацию, необходимо задать формат виртуального адреса. Разрядность адреса — 32. Два старших бита отводятся под управляющие значения: бит присутствия P, используемый для генерации страничных прерываний (1 — страница находится в ОП, 0 — страница выгружена из ОП), и второй бит, имеющий разное значения для КЭШа адреса и для страничных таблиц. В первом случае он является битом достоверности D, сигнализирующим об актуальности данных (если данные в ОП изменились, бит сбрасывается в 0, и что означает необходимость обновления данных КЭШа). Для страничных таблиц он служит битом модификации M (если информация в ОП изменилась, то при удалении страницы из ОП её необходимо выгрузить на «винчестер»). Следующие 8 разрядов выделяются на адресацию сегментов 2⁸ = 256 сегментов. Следующие 10 разрядов отводятся на адресацию страниц внутри сегмента 2¹⁰ = 1024 страницы. Младшие 12 разрядов служат для задания смещения внутри заданной страницы. Таким образом, объём страницы составляет 2¹² = 4096 слов. За счёт того, что два бита используются как управляющие, адресное пространство сокращается до 1Гслова. Решение пожертвовать частью адресного пространства объясняется значительным выигрышем в скорости и в упрощении реализации. Процессор за один цикл может принять только 32 информационных разряда, следовательно, при превышении этого значения передачу дескрипторов придётся производить в два цикла, поэтому для передачи управляющих битов было решено выделить два адресных разряда.

Формат виртуального адреса:

Номер сегмента

Номер страницы

Смещение внутри страницы

По заданию разрабатываемым блоком является блок преобразования виртуальных адресов, поэтому более подробно процесс преобразования адресов описан в разделе 4.

Блок ОП включает в себя только ОЗУ, функции ПЗУ по хранению команд ЭВМ, таблицы вектором прерываний и т.д. выполняет внешнее запоминающее устройство «винчестер». Все сигналы, управляющие режимами работы памяти (чтение / запись), устанавливаются соответствующими битами микрокоманды.

Схема подключения ОП представлена на структурной схеме ЭВМ (рис. 2.1.).