2.2.2. Описание сигналов шины

^{в начало}

В интерфейсе используются два набора сигналов: базовый для минимальной конфигурации и расширенный, поддерживающий 64-разрядные операции, тестирование плат через порт JTAG (IEEE 1149.1), кэш-память и прерывания. В минимальной конфигурации исполнитель имеет 47 контактов, а задатчик - 49.

Линии	Характеристика	Функции
		Группа сигналов «Адреса и данные»
AD[31::00]	Вход-выход	Адрес/данные
Сигналы адресов и данных передаются мультиплексно по одним и тем же линиям АD[31::00] . Цикл передачи состоит из одной (для 32-разрядной передачи данных) или двух (для 64-разрядной передачи) адресных фаз и следующих затем одной или более фаз передачи данных. Фаза адреса идентифицируется подачей сигнала FRAME#. При этом по шине AD[31::00] передается 32-разрядный физический адрес, причем для операций ввода-вывода это адрес байта, а для операций конфигурирования и обмена с памятью - адрес двойного слова. В течение фазы передачи данных по линиям AD[7::00] передается младший байт данных, а по линиям AD[31::24] - старший байт. При записи данные действительны в момент действия сигнала IRDY#, а при чтении - сигнала TRDY#.
C/BE[3::0]#	Вход-выход	Идентификация команд или данных
Сигналы С/ВЕ[3::0]# (BusControlandByteEnables) также мультиплексированы. Во время адресной фазы они идентифицируют тип операции, а во время фазы передачи данных указывают действующие байтовые тракты 32-разрядного канала.
PAR	Вход-выход	Дополнение до нечётности шины адрес/данные
Сигнал PAR дополняет до нечетности все сигналы этой группы и генерируется всеми агентами (абонентами) РСI, причем задатчик устанавливает его во время адресной фазы и фазы записи данных, а исполнитель - только во время фазы чтения.
		Группа сигналов «Управление шиной»
FRAME#	Вход-выход	Цикл передачи
Сигнал FRAME# (Cycle Frame) вырабатывается текущим задатчикам и индицирует начало и течение операции передачи данных. Сброс сигнала сообщает об окончании фазы передачи последнего слова данных.
TRDY#	Вход-выход	Готовность исполнителя
Сигнал TRDY# (Target Ready) индицирует готовность исполнителя завершить фазу данных текущей блочной передачи. Во время чтения этот сигнал подтверждает действительность данных (на шинах АО[31::00]), а во время операции записи - готовность исполнителя к приему данных.
IRDY#	Вход-выход	Готовность задатчика
Сигнал IRDY# (Indicator Ready) индицирует готовность задатчика завершить фазу данных текущей блочной передачи последовательности данных. Во время записи этот сигнал подтверждаем действительность данных (на шинах AD[31::00]), а во время чтения - готовность задатчика к приему данных.
STOP#	Вход-выход	Останов операции
Сигнал STOP# возбуждается текущим исполнителем, чтобы сообщить задатчику о необходимости завершения текущей блочной передачи.
DEVSEL#	Вход-выход	Выбор устройства при операциях конфигурации
Сигнал DEVSEL# (Device Select) вырабатывается устройством - исполнителем текущей операции доступа, сообщающий о том, что исполнитель найден.
IDSEL	Вход	Разрешение выбора устройства
Сигнал IDSEL(InitializationDeviceSelect) используется для выборки устройства при операциях чтения и записи конфигурации.
		Группа сигналов сообщений об ошибках
PERR#	Вход-выход	Ошибка чётности
Сигнал PERR# (Parity Error) используется для сообщения об ошибке по четности во время любых операций на шине РСI за исключением специальных циклов (Special Cycle). Агент не должен сообщать об ошибке четности до тех пор, пока не получен сигнал выбора устройства и не завершена фаза передачи данных.
SERR#	Вход-выход	Системная ошибка
Сигнал SERR# (System Error) сообщает об ошибках четности адресов или данных во время исполнения специальных циклов или о других ошибках, которые могут быть катастрофическими для системы в целом. Если агент не желает генерировать немаскируемое прерывание, то сообщение об ошибке должно быть передано другим способом. Агент, вырабатывающий этот сигнал, должен иметь возможность возбуждать его в произвольный момент времени.
		Группа сигналов арбитража (только для задатчика)
REQ#	Выход	Запрос на обслуживание
Сигнал REQ# (Request) передается в арбитр шины агентом, которому требуется шина. Для каждого задатчика шины предусмотрена отдельная линия REQ#.
GNT#	Вход	Разрешение захвата шины
Сигнал GNT# (Grant - разрешение) передается из арбитра каждому агенту шины по отдельной линии.
		Группа системных сигналов
CLK	Вход	Общая синхронизация
Сигнал CLK (Clock) предназначен для синхронизации всех операций на шине РСI и является входным для всех устройств шины. Его максимальная частота равна 33 МГц.
RST#	Вход	Сброс
Сигнал RST# (Reset) используется для приведения всех специальных регистров устройств РСI, сигналов и их последовательностей в исходное состояние. Может подаваться асинхронно относительно сигнала CLK.
		Группа сигналов 64-разрядного расширения
AD[64::32]	Входы-выходы	Адрес/данные 64-разряда
Шина АD[64::32] является мультиплексированной. Во время фазы адреса передаются не только младшие, но и 32 старших разряда адреса, однако они являются резервными и их состояние не определено. Когда сигналы REQ64# и ACK64# активны, в фазе данных передаются 32 дополнительных разряда данных.
C/BE[7::4]#	Входы-выходы	Идентификация команд или данных 64-разряда
Сигналы С/ВЕ[7::4]# используются главным образом для указания действующих байтовых трактов 32 старших разрядов данных: С/ВЕ[4] идентифицирует байт 4, С/BЕ[7] - байт 7.
PAR64	Вход-выход	Дополнение до нечётности шины адрес/данные
Сигнал PAR64 (Parity Upper DWORD) дополняет до нечетности расширенные сигналы шин адрес/данные и идентификации команд и байтов данных, Действителен после второй фазы адреса и в фазе данных при готовности задатчика или исполнителя к осуществлению соответствующих операций.
REQ64#	Вход	Запрос задатчика на 64-разрядную операцию
Сигнал REQ64# (Request 64-bit Transfer) индицирует способность задатчика вести 64-разрядный обмен данными.
ACK64#	Вход	Подтверждение исполнителем 64-разрядной операции
Сигнал ACK64# (Acknowledge64-bitTransfer) подается устройством, правильно дешифрировавшим адрес исполнителя и подтверждающим возможность обмена 64-разрядными данными.
		Группа специальных сигналов
LOCK#	Вход-выход	Управление интерфейсом
Сигнал управления интерфейсом LOCK# вырабатывается при выполнении операций, которым для полного завершения может потребоваться большое количество передач данных.
INT#	Вход-выход	Сигналы прерываний
Сигналы прерываний действуют по уровню и являются асинхронными по отношению к сигналу CLK. В спецификации РСI определены однофункциональные (имеющие одну линию прерывания INTA#) и многофункциональные устройства, которые могут использовать до четырех сигналов запроса прерываний (INTA#, INTB#, INTC# и INTD#). Каждая функция может генерировать не более одного сигнала прерывания. Соответствие номеров прерываний каждому конкретному сигналу определяется содержимым регистра сигналов прерывания (Interrupt Pin register). Спецификация PCI даст возможность разработчику системы произвольным образом комбинировать сигналы прерывания (с помощью «проводного ИЛИ», программного переключения или их комбинаций). При этом любое устройство должно обеспечивать возможность использования линии прерывания в режиме разделения (chaining) с другими логическими устройствами.
SBO#,SDONE	Вход-выход	Сигналы поддержки кэш-памяти
Сигналы поддержки кэш-памяти SBO# и SDONE используются для поддержки кэш-памяти двух типов (со сквозной записью и с обратной записью), подключенной к мостовой схеме шины РСI.
JTAG	Вход-выход	Сигналы интерфейса JTAG
Сигналы интерфейса JTAG предназначены для тестирования PCI-устройств с помощью встроенного тестового порта ТАР (Test Access Port). К ним относятся: - сигнал ТCK (Test Clock), используемый для тактирования передаваемой и принимаемой из тестируемого устройства информации состояния и тестовых данных; - сигнал TDI (Test Data Input), служащий для последовательного ввода данных и тестовых инструкций в порт ТАР; - сигнал ТDО (Test Data Output) - для последовательного вывода данных и тестовых инструкций из порта ТАР; - сигнал TMS (Test Mode Select) - для управления состоянием контроллера порта ТАР тестируемого устройства; - сигнал TRST# (Test Reset), обеспечивающий инициализацию контроллера ТАР (асинхронно). По отношению к стандарту IEEE 1149.1 является дополнительным.