- •Схемотехника ЭВМ
- •Сведения о дисциплине
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Формируемые компетенции
- •Цель и задачи дисциплины
- •Связанные дисциплины
- •Связанные дисциплины
- •Распределение часов
- •Модульный план (час.)
- •Схемотехника ЭВМ
- •Определения
- •Классификация элементов ЭВМ
- •Классификация элементов ЭВМ
- •Классификация элементов ЭВМ
- •Обозначения элементов
- •Обозначения элементов
- •Примеры функций элементов
- •Схемотехника ЭВМ
- •Статические параметры ЛЭ
- •Динамические параметры ЛЭ
- •Динамические параметры ЛЭ
- •Помехоустойчивость
- •Разветвление
- •Коэффициент разветвления
- •Функциональное назначение
- •Корпус DIP
- •Схемотехника ЭВМ
- •Базовый элемент ТТЛ
- •Расширитель
- •Расширитель
- •Расчет сопротивления
- •Элемент с тремя состояниями
- •Схемотехника ЭВМ
- •Транзисторный ключ с диодом Шотки
- •Базовый элемент серии К531
- •Базовый элемент серии К555
- •Схемотехника ЭВМ
- •Транзисторы МДП
- •Транзисторы МДП
- •Транзисторы МДП
- •Транзисторы МДП
- •Защита выводов КМДП-микросхем
- •КМДП-инвертор
- •КМДП-элемент ИЛИ-НЕ
- •КМДП-элемент ИЛИ-НЕ
- •КМДП-элемент И-НЕ
- •КМДП-элемент И-НЕ
- •Параметры КМОП
- •Выходные токи (561, 564, UИП=10В)
- •Задержки (561, 564, UИП=10В)
- •Потребление тока
- •Серия 1554
- •Серия 1554: входы и выходы
- •Серия 1554: подключение к ТТЛ
- •Схемотехника ЭВМ
- •Эмиттерно-связная логика
- •Базовый элемент ЭСЛ К500
- •Схемотехника ЭВМ
- •Классификация
- •Временная диаграмма (б. Шеффера)
- •Подавление дребезга контактов
- •Подавление дребезга контактов
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый T-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Комбинированный триггер
- •Динамическая синхронизация
- •Триггер ТМ2
- •Триггер ТМ2
- •Триггер ТМ2
- •Схемотехника ЭВМ
- •Классификация
- •Наращивание разрядности
- •Формальный метод синтеза регистра
- •Синтез резистра
- •Выбор триггера
- •Составление функций возбкждения
- •Выбор микросхем
- •Результат синтеза
- •Схемотехника ЭВМ
- •Классификация
- •Работа прямого счетчика
- •Обратный счет
- •Ускоренный перенос
- •Сквозной перенос
- •Параллельный перенос
- •Групповой перенос
- •Комбинационные схемы
- •УГО шифратора
- •Таблица истинности шифратора
- •Шифратор – логическая функция
- •Наращивание разрядности шифратора
- •Временная диаграмма (б. Шеффера)
- •Подавление дребезга контактов
- •Подавление дребезга контактов
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Одноступенчатый D-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый RS-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый D-триггер
- •Двухступенчатый T-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Двухступенчатый JK-триггер
- •Комбинированный триггер
- •Динамическая синхронизация
- •Триггер ТМ2
- •Триггер ТМ2
- •Схемотехника ЭВМ
- •Структура операции умножения
- •Множительно-суммирующие блоки
- •Результат
- •Наращивание разрядности
- •Задержка
Связанные дисциплины
Изучение дисциплины «Схемотехника ЭВМ» определяет основу для изучения последующих дисциплин учебного плана:
•«Дополнительные главы схемотехники
ЭВМ»;
•«Проектирование ЭВМ»;
•«Организация памяти ЭВМ»;
•«Микропроцессорные системы»;
•«Проектирование микропроцессорных
систем»;
•«Интерфейсы периферийных устройств»;
•«Интерфейсы микропроцессорных систем».
Распределение часов
Вид занятий |
Сем. 4 |
Сем. 5* |
Всего* |
|
|
|
|
|
|
Всего аудиторных часов |
72 |
72 |
144 |
|
Лекции |
36 |
36 |
68 |
|
Лабораторные работы |
18 |
18 |
34 |
|
Практические занятия |
18 |
18 |
34 |
|
Всего самостоятельной |
36 |
72 |
108 |
|
работы вне аудитории |
||||
|
|
|
||
Лекции |
7 |
8 |
15 |
|
Лабораторные работы |
12 |
15 |
27 |
|
Практические занятия |
7 |
10 |
17 |
|
Курсовой проект |
– |
33 |
33 |
|
Контрольные работы |
6 |
6 |
12 |
|
Подготовка к зачету |
4 |
– |
4 |
|
ИТОГО |
108=3ЗЕ |
144=4ЗЕ |
252=7ЗЕ |
Модульный план (час.)
|
|
Содержание раздела |
Лек. |
Лаб. |
Пр. |
Сам. |
|
|
|
раб. |
раб. |
||||
1. |
Логические элементы |
10 |
4 |
2 |
6 |
||
|
|
|
|
|
|
|
|
2. |
Триггерные устройства |
5 |
4 |
4 |
9 |
||
3. |
Функциональные узлы ЭВМ |
21 |
8 |
10 |
17 |
||
4. |
Подготовка и сдача зачета |
|
2 |
2 |
4 |
||
|
|
Итого в 4 семестре: |
36 |
18 |
18 |
36 |
|
5. |
Вспомогательные элементы и узлы ЭВМ |
12 |
|
2 |
7 |
||
6. |
Запоминающие устройства |
13 |
|
2 |
7 |
||
7. |
БИС программируемой логики |
4 |
18 |
4 |
18 |
||
8. |
Совместная работа цифровых элементов |
5 |
|
2 |
3 |
||
|
в составе узлов и устройств |
|
|
|
|
|
|
9. |
Разработка операционной части |
2 |
|
8 |
37 |
||
арифметико-логического устройства |
|
|
|
|
|
||
|
|
Итого в 5 семестре: |
36 |
18 |
18 |
72 |
|
|
|
ИТОГО за курс |
72 |
36 |
36 |
108 |
|
|
|
|
|
|
|
|
|
Схемотехника ЭВМ
Логические элементы