- •1. Память эвм. Классификация.
- •2. Основные характеристики памяти.
- •3. Банк памяти.
- •4. Шины расширения. Назначение. Пропускная способность. Сихронные, асинхронные шины расширения. Синхронный, асинхронный обмен.
- •5. Шины расширения. Системные ресурсы. Конфигурирование. Интерфейс. Конструктивная, информационная, электрическая совместимость.
- •6. Pci. Адресация памяти, портов, конфигурационных регистров.
- •8. Прерывания ibm pc. Вектор прерывания.
- •9. Функции контроллера прерываний.
- •10. Реакция системы прерываний на запрос irq.
- •11. Инициализация контроллера прерываний.
- •12. Немаскируемые аппаратные прерывания.
- •13,14. Контроллер прямого доступа к памяти. Назначение каналов. Общение принципы организации пдп.
- •15. Системный порт. Назначение. Структура.
- •16. Системный таймер. Назначение. Каналы. Структура управляющего регистра.
- •17. Инициализация системного таймера ibm pc.
- •18. Канал управления звуком.
- •19. Классификация пзу.
- •20. Перепрограммируемые пзу.
- •21. Назначение и типы flash-памяти.
- •22,23. Программное обеспечение пзу ibm pc.
- •24. Расширение bios.
- •25,26. Параллельный порт. Интерфейс Centronics. Основные характеристики. Разъемы. Регистры и их адреса.
- •27,28,29. Последовательный порт. Интерфейс rs-232c. Основные характеристики. Формат данных. Разъемы. Регистры и их адреса. Полнодуплексный режим. Трех проводная, четырех проводная связь.
- •30 Инициализация сом порта
- •31. Интерфейс мп. Шина данных. Управление разрядностью шины данных. Контроль по паритету.
- •32. Шина адреса мп. Адресное пространство памяти. Адресное пространство ввода-вывода.
- •33. Командный цикл. Такт магистрали. Цикл магистрали.
- •42. Синхронизация мп. Коэффициент умножения.
- •43,44. Возможности мп фирмы Intel последних поколений.
- •45,46,47. Единицы измерения производительности мк. Микропроцессорные системы. Определения. Типы. Микроконтроллеры. Отличие микроконтроллера от универсальных микропроцессорных систем.
- •49. Устройство управление микроконтроллера.
- •50. Алу микроконтроллера.
- •51. Таймер микроконтроллера (tmr0).
- •52. Система прерывания микроконтроллера.
- •53. Порты ввода-вывода микроконтроллера.
- •55. Классификация вс в зависимости от числа потоков команд и данных.
32. Шина адреса мп. Адресное пространство памяти. Адресное пространство ввода-вывода.
А31-А0.
Является двунаправленной и имеет возможность установки в высокоимпедансное состояние.
На шине адреса МП формирует физический адрес байта памяти.
Адресное пространство памяти: 232 = 22 * 210 * 210 * 210 = 4 ГБ
Диапазон адресов: 0–232-1
00000000h – FFFFFFFFh
Также на шине адреса МП формирует ад- рес из пространства ввода-вывода (адрес порта).
Адресное пространство ввода-вывода 64К (65536 портов).
Адрес порта передается по линиям A15-A0.
Современные МП – это МП с изолированной шиной, т.е. адресное пространство памяти и портов ввода-вывода перекрываются, т.е. есть нулевая ячейка памяти и ну- левой порт.
Для работы с памятью и пространством ввода-вывода используются разные команды. Для работы с памятью – команда MOV, для работы с пространством ввода-вывода – команды: 1)IN (ввод из порта), 2)OUT (вывод в порт).
33. Командный цикл. Такт магистрали. Цикл магистрали.
Элементарным интервалом времени при реализации протоколов обмена является такт магистрали, равный одному периоду сигнала, поступающему на вход Clock МП (внешняя тактовая частота МП или частота системной шины).
f = 100 МГц.
Т = 1/а = 1/100 МГц = 10 нс.
Полная передача инф-ции происходит в течение цикла магистрали, состоящего из 2 или > тактов.
Каждый цикл магистрали продолжается до получения от внешней аппаратуры сигнала READY (готов RDY).
Если READY не активен, то такт T2 повторяется до тех пор, пока проверка входа READY не укажет на его активность. Повторяющиеся такты T2 называются тактами ожидания.
Командный цикл – время выборки команды из памяти и ее выполнение.
Командный цикл начинается с цикла магистрали “выборка команды”.
34. Сигналы определения цикла магистрали.
M/IO#, D/C#, W/R#.
Указывают тип выполняемого цикла магистрали.
M/IO# = 0 – цикл обращения к портам.
M/IO# = 1 – цикл обращения к памяти.
W/R# = 0 – цикл чтения.
W/R# = 1 – цикл записи.
D/C# = 0 – цикл управления.
D/C# = 1 – цикл данных.
Пример:
OUT 34h , AL
M/IO# = 0.
D/C# = 1.
W/R# = 1.
Типы циклов магистрали:
35. Циклы магистрали МП.
36. Цикл МП “Захват магистрали”.
Активный сигнал на входе Hold VG говорит о том, что некое активное устройство просит МП передать ему управление магистралью. В ответ, после завершения текущего цикла магистрали, МП переводит свои выходы в высокоимпедансное состояние и формирует сигнал подтверждения на выходе HLDA.
37,38. Блокированные, псевдоблокированные циклы МП.
Блокированные циклы:
Циклы магистрали блокируются при выполнении команд типа Чтение-модификация-запись (например, INC A ; (A):=(A)+1).
Операции этого типа производятся над ячейками памяти.
Во избежание обращения другого ус-ва между чтением и записью микропроцессору должно быть представлено монопольное управление магистралью.
Сигнал на выходе LOCK# говорит о том, что МП выполняет операцию типа Чтение-модификация-запись и не может передать управление магистралью.
Псевдоблокированные циклы:
Подразумевают, что др. активные ус-ва кроме МП не получают управление магистралью при многоцикловых передачах длинных операндов (вещественные числа, заполнение строки КЭШ).
Сигнал на выходе PLOCK# говорит о том, что МП выполняет операции с длинными операндами и не может передать управление магистралью.
39. Инициализация Микропроцессора.
Сброс МП выполняется сигналом на входе RESET. Запускается микропрограмма инициализации МП, которая осуществляет самотестирование МП. Регистр EAX содержит результаты самотестирования. Нулевое значение означает, что МП работоспособен.
Регистр DX содержит № МП.
МП переключается в реальный режим работы.
В CS загружается код CS=F000h. В счетчик команд загружается код IP=FFF0h.
ФА=F0000h+FFF0h=FFFF0h.
Для ПЗУ выделяются последние байты первого МБ ОП, т.е. ячейки в диапазоне F0000h-FFFFFh.