- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
5.8.2 Регистр управления 1 (sccr1).
SCCR1 содержит управляющие биты, которые: 1) определяют длину слова; 2) выбирают метод выхода из режима наблюдения.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
$102C |
R8 |
T8 |
0 |
M |
WAKE |
0 |
0 |
0 |
SCCR1 |
Сброс |
U |
U |
0 |
0 |
0 |
0 |
0 |
0 |
|
R8 -бит 8 принимаемых данных.
Если M бит установлен, в бит R8 помещается девятый бит принимаемого символа.
T8 -бит 8 передаваемых данных.
Если M бит установлен, в бит T8 помещается девятый бит передаваемого символа. Если в процессе передачи значение этого бита не изменяется, его содержимое можно не обновлять каждый раз перед передачей нового символа.
Бит 5 -не используется, при чении всегда возвращает ноль.
M бит -длина символа SCI:
0=1 стартовый бит, 8 битов данных, 1 стоп-бит;
1=1 стартовый бит, 9 битов данных, 1 стоп-бит.
WAKE -выбор метода выхода из режима наблюдения:
0=метод выхода по свободной линии;
1=метод выхода по адресному маркеру.
Биты 2-0 -не используются, при чтении всегда возвращают ноль.
5.8.3 Регистр управления 2 (sccr2).
SCCR1 содержит управляющие биты, которые запрещают/разрешают отдельные функции SCI.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
$102D |
TIE |
TCIE |
RIE |
ILIE |
TE |
RE |
RWU |
SBK |
SCCR2 |
Сброс |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
TIE -разрешение прерываний от передатчика:
0=прерывание от передатчика при установке бита TDRE запрещено;
1=при установке бита TDRE=1 возникает прерывание SCI.
TCIE -разрешение прерывания по завершению передачи:
0=прерывание передатчика при установке бита TC запрещено;
1=при установке бита TC=1 возникает прерывание SCI.
RIE -разрешение прерываний приемника:
0=прерывание передатчика при установке битов RDRF и OR
запрещено;
1=при установке бита RDRF=1 или OR=1 возникает
прерывание SCI.
ILIE -разрешение прерываний по свободной линии:
0=прерывание от передатчика при установке бита IDLE запрещено;
1=при установке бита IDLE=1 возникает прерывание SCI.
TE -разрешение передатчика.
Когда бит разрешения передатчика установлен, выход сдвигового регистра передатчика подключен к TxD линии. В зависимости от состояния бита M (в SCCR) передается заголовок из 10 (M=0) или 11 (M=1) последовательных бит когда програмно устанавливается бит TE из 0 в 1. После загрузки последнего байта в регистр данных и получения флага TDRE можно очистить TE. Передача последнего байта будет окончена перед тем, как передатчик отключится от линии TxD. Все время, пока передатчик активен, бит 1 в регистре направления порта D установлен и линия используется как выход.
RE -разрешение приемника.
Если бит разрешения приемника установлен, то разрешена работа приемника. Если RE сброшен, то приемник запрещен, и все биты, связаные с ним (RDRF, IDLE, OR, NF, FE), игнорируются. Все время, пока приемник активен, бит 0 в регистре направления порта D сброшены и линия используется как ввод.
RWU -режим наблюдения приемника.
Когда RWU програмно устанавливается, он переводит приемник в режим наблюдениям и разрешает функции выхода из него. Если бит WAKE сброшен, SCI сбрасывает RWU после приема 10 (M=0) или 11 (M=1) последовательных единиц. Если WAKE установлен, SCI сбрасывает RWU после приема символа, у которого установлен старший бит.
SBK -передача сигнала останова.
Если SBK установлен и сразу сброшен, то передатчик посылает 10 (M=0) или 11 (M=1) нулей и затем возвращается к передаче данных или в режим свободной линии. Если SBK остается установленным, передатчик будет посылать полные блоки нулей (из 10 или 11) до тех пор пока SBK не будет сброшен. По завершении сигнала останова передатчик посылает по крайней мере один единичный бит, чтобы обеспечить распознавание стартового бита. Если передатчик пуст и находится в состоянии свободной линии, то установка - сброс SBK приведет к генерации двух последовательных сигналов останова, поскольку первый сигнал останова помещается практически непосредственно в сдвиговый регистр и второй затем помещается параллельный буфер передачи.