- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
8.2 Прерывания реального времени.
Прерывания реального времени микроконтроллера управляется с помощью двух бит (RTR1 и RTR0) регистра PACTL, которые предназначены для выбора одного из четырех возможных периодов прерываний. Бит RTII регистра TMSK2 разрешает прерывания реального времени. Каждый раз, когда установлен бит RTIF регистра TMSK2, при установке бита RTII регистра TMSK2, запрашивается прерывание. После сброса проходит один период прерывания реального времени перед тем как флаг RTIF будет установлен в первый раз.
8.3 Счетчик импульсов.
Счетчик импульсов - это 8-разрядный счетчик, доступный для чтения и для записи. Счетчик импульсов может работать в одном из двух режимов: в режиме счетчика внешних событий или в режиме измерения длины импульса, в зависимости от состояния бита PAMOD регистра PACTL. В режиме счетчика событий 8-разрядный счетчик увеличивает свое значение на единицу с приходом каждого нового импульса на внешнем входе. Максимальнай частота счета для этого режима = E/2. В режиме измерения длины импульса во время активного сигнала на внешнем выводе PAI счетчик увеличивает свое значение с каждым 64-м тактом частоты синхронизации E.
Счетчик импульсов использует бит 7 порта A как вход PAI, также этот бит может использоваться как бит общего назначения или как вывод выходного сравнения таймера. Обычно бит 7 порта A можно сконфигурировать как ввод для того, чтобы использоваться счетчиком импульсов. Следует заметить, что даже когда бит 7 настраивается как выход, он все еще остается входом для счетчика импульсов.
8.4 Регистр управления счетчиком импульсов (pactl).
Биты этого регистра используются для управления 8-разрядным счетчиком импульсов, определения режима работы некоторых линий порта A и для определения периода прерываний реального времени.
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
$1026 |
DDRA7 |
PAEN |
PAMOD |
PEDGE |
DDRA3 |
I4/O5 |
RTR1 |
RTR0 |
PACTL |
Сброс |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
DDRA7 -Направление передачи данных бита 7 порта A:
0=только ввод;
1=вывод.
PAEN -Разрешение системы счетчика импульсов:
0=счетчик импульсов выключен;
1=счетчик импульсов включен.
PAMOD -Режим счетчика импульсов:
0=счетчик внешних событий;
1=измерение длины импульса.
PEDGE -Управление фронтом счетчика импульсов. Этот бит действует совместно с битом PAMOD:
|
PAMOD |
PEDGE |
Действия счетчика |
|
0 |
0 |
Счет по положительному фронту PAI |
|
0 |
1 |
Счет по отрицательному фронту PAI |
|
1 |
0 |
“Ноль” на PAI запрещает счет |
|
1 |
1 |
“Единица” на PAI запрещает счет |
DDRA3 -Направление передачи данных бита 3 порта A:
0=только ввод;
1=вывод.
I4/O5 -Выбор входного захвата 4 или выходного сравнения 5:
0=разрешается выходное сравнение OC5 (запрещается IC4);
1=разрешается входной захват IC4 (запрещается OC5).
RTR1 и RTR0 -Выбор периода прерываний реального времени:
Эти два бита выбирают один из четырех возможных периодов работы схемы прерывания реального времени (см. таблицу 8-1). Во время сброса биты обнуляются и перед первым прерыванием реального времени проходит один полный период.
|
RTR1 |
RTR0 |
Коэф-т деления E |
XTAL=
|
XTAL= 8.0 МГц |
XTAL= 4.9152 МГц |
XTAL= 4.0 МГц |
XTAL= 3.6864 МГц |
|
0 |
0 |
|
3.91 мс |
4.10 мс |
6.67 мс |
8.19 мс |
8.89 мс |
|
0 |
1 |
|
7.81 мс |
8.19 мс |
13.33 мс |
16.38 мс |
17.78 мс |
|
1 |
0 |
|
15.62 мс |
16.38 мс |
26.67 мс |
32.77 мс |
35.56 мс |
|
1 |
1 |
|
31.25 мс |
32.77 мс |
53.33 мс |
65.54 мс |
71.11 мс |
|
|
|
E= |
2.1 МГц |
2.0 МГц |
1.2288 МГц |
1.0 МГц |
921.6 КГц |
Таблица 8-1. Зависимость периода прерываний
реального времени от состояния битов RTR1 и RTR0.