- •Однокристальная микроЭвм
- •Содержание
- •1. Введение.
- •1.1 Характеристики.
- •1.2 Общее описание.
- •1.3 Программная модель.
- •1.4 Характеристики представителей семейства mc68hc11.
- •2. Описание сигналов и режимы работы.
- •2.1 Описание выводов.
- •2.1.1 Выводы питания (vdd) и земли (vss).
- •2.1.2 Сброс (reset/).
- •2.1.3 Входы внешней синхронизации (xtal и extal).
- •2.1.4 Вывод тактовой частоты синхронизации e (e).
- •2.1.5 Запрос прерывания (irq/).
- •2.1.6 Немаскируемое прерывание (xirq/).
- •2.1.7 Выводы moda/lir/ и modb/vstby.
- •2.1.8 Опорные напряжения ацп (vrLи vrh).
- •2.1.9 Строб b и чтение/запись (strb / r/w/).
- •2.1.10 Строб a и строб адреса (stra/as)
- •2.1.11 Сигналы портов.
- •2.2 Режимы работы.
- •2.2.1 Однокристальный режим.
- •2.2.2 Расширенный режим.
- •2.3 Специальный режим загрузки.
- •Примечание
- •Примечание
- •2.2.4 Дополнительные опции загрузчика программ.
- •2.2.5 Специальный режим теста.
- •3. Внутренняя память.
- •3.1 Карта памяти.
- •3.2 Озу и регистр отображения памяти (init).
- •3.5 Эсппзу.
- •3.5.1 Регистр управления эсппзу (pprog).
- •3.5.2 Регистр защиты эсппзу (bprot).
- •3.5.3 Программирование/стирание внутреннего эсппзу.
- •3.5.4 Регистр конфигурации системы (config).
- •Примечание: в этот момент недопустим сброс контроллера!!!
- •4. Параллельный ввод/вывод.
- •4.1 Порты ввода/вывода общего назначения (c и d).
- •4.2 Порты с фиксированным направлением ввода/вывода (a, b и e).
- •4.3 Простой стробируемый ввод/вывод.
- •4.3.1 Стробируемый ввод-порт c.
- •4.3.2 Стробируемый вывод-порт b.
- •4.4 Ввод/вывод с полным квитированием установления связи.
- •4.4.1 Протокол режима ввода с полным квитированием установления связи.
- •4.4.2 Протокол режима вывода с полным квитированием установления связи.
- •4.5 Регистр управления вводом/выводом (pioc).
- •5. Последовательный интерфейс связи (sci).
- •5.3 Особенности при работе в системах с несколькими приемниками.
- •5.4 Принимаемые данные (RxD).
- •5.5 Распознавание старт-бита.
- •5.6 Передаваемые данные (TxD).
- •5.7 Фунциональное описание.
- •5.8 Регистры sci.
- •5.8.1 Регистр данных последовательной связи (scdr).
- •5.8.2 Регистр управления 1 (sccr1).
- •5.8.3 Регистр управления 2 (sccr2).
- •5.8.4 Регистр статуса последовательной связи (scsr).
- •5.8.5 Регистр скорости приема/передачи (baud).
- •Примечание
- •Примечание
- •6. Последовательный периферийный интерфейс.
- •6.1 Общий обзор и характеристики.
- •6.2 Описание сигналов spi.
- •6.2.1 Вход ведущего-выход ведомого (miso).
- •6.2.2 Выход ведущего-вход ведомого (mosi).
- •6.2.3 Сигналы синхронизации (sck).
- •6.2.4 Выбор ведомого устройства (ss/).
- •6.3 Функциональное описание.
- •6.4 Регистры spi.
- •6.4.1 Регистр управления периферийным интерфейсом (spcr).
- •6.4.2 Регистр статуса поеледовательного периферийного интерфейса (spsr).
- •6.4.3 Регистр ввода/вывода spi.
- •7. Аналого-цифровой преобразователь.
- •7.1 Процесс преобразования.
- •7.2 Назначение каналов.
- •7.4 Работа в многоканальном режиме.
- •7.5 Работа в режимах stop и wait.
- •7.6 Регистр управления и статуса ацп (adctl).
- •Примечание:
- •Примечание:
- •7.7 Регистры результатов преобразований 1,2,3 и 4 (adr1, adr2, adr3 и adr4).
- •7.8 Подача питания на ацп и выбор источника синхронизации.
- •8. Программируемый таймер, прерывания реального времени и счетчик импульсов.
- •8.1 Программируемый таймер.
- •8.1.1 Счетчик.
- •8.1.2 Входная фиксация.
- •8.1.3 Выходное сравнение.
- •8.1.4 Управление вводом/выводом выходного сравнения 1.
- •8.1.5 Регистр принудительного сравнения таймера (cforc).
- •8.1.6 Регистр 1 маскирования выходного сравнения (oc1m).
- •8.1.7 Регистр данных выходного сравнения 1 (oc1d).
- •8.1.8 Регистр 1 управления таймером (tctl1).
- •8.1.9 Регистр 2 управления таймером (tctl2).
- •8.1.10 Регистр 1 маскирования прерываний таймера (tmsk1).
- •Примечание:
- •8.1.11 Регистр 1 флагов прерывания таймера (tflg1).
- •Примечание:
- •8.1.12 Регистр 2 маскирования прерываний таймера (tmsk2).
- •8.1.13 Регистр 2 флагов прерываний таймера (tflg2).
- •8.2 Прерывания реального времени.
- •8.3 Счетчик импульсов.
- •8.4 Регистр управления счетчиком импульсов (pactl).
- •9. Сброс, прерывания и режимы с пониженным потреблением энергии.
- •9.1 Варианты сброса.
- •9.1.1 Внешний вывод reset/.
- •9.1.2 Сброс при включении питания.
- •9.1.3 Сброс, вызываемый системой слежения.
- •9.1.4 Сброс тактового монитора.
- •9.1.5 Регистр выбора конфигурации (option).
- •9.2 Прерывания.
- •9.2.1 Программное прерывание (swi).
- •Примечание
- •9.2.2 Прерывание по неверному коду команды.
- •9.2.3 Биты маскирования прерываний регистра условий.
- •9.2.4 Структура приоритетов.
- •9.2.5 Регистр наивысшего приоритета I-прерывания (hprio).
- •9.3 Режимы пониженного энергопотребления.
- •9.3.1 Команда wait.
- •9.3.2 Команда stop.
- •10. Центральный процессор, режимы адресации и система команд.
- •10.1 Регистры цп.
- •10.1.1 Аккумуляторы a и b.
- •10.2 Режимы адресации.
- •10.2.1 Непосредственная адресация.
- •10.2.2 Прямая адресация.
- •10.2.3 Расширенная адресация.
- •10.2.4 Индексная адресация.
- •10.2.5 Неявная адресация.
- •10.2.6 Относительная адресация.
- •10.2.7 Байт префикса.
- •10.3 Система команд.
- •11. Электрические характеристики.
- •11.1 Максимальные диапазоны.
- •11.2 Температурные характеристики.
- •11.3 Энергопотребление.
- •11.4 Электрические характеристики.
- •11.5 Синхронизация.
- •11.7 Характеристики системы ацп.
- •11.8 Временные диаграммы шины расширенния.
- •11.9 Временные характеристики spi.
- •11.10 Характеристики эсппзу.
- •12. Корпус.
- •12.1 Расположение выводов.
- •12.2 Размеры корпуса.
6.4.3 Регистр ввода/вывода spi.
Регистр ввода/вывода SPI используется для передачи и приема данных по последовательной шине. Начало приема/передачи следующего байта данных может быть вызвано только посредством записи значения в этот регистр у ведущего устройства. После завершения цикла обмена флаг SPIF устанавливается у обоих устройств, участвовавших в обмене.
Если пользователь пытается прочитать значение регистра ввода/вывода, то на самом деле читается значение из буфера. Бит SPIF должен быть сброшен до момента приема второго байта и передачи его в буфер приемника, иначе произойдет ошибка переполнения и байт вызвавший его, теряется.
Запись данных в регистр ввода/вывода SPI не буферируется и помещает данные прямо в регистр сдвига для передачи.
7. Аналого-цифровой преобразователь.
Микроконтроллер MC68HC11E9 содержит встроенный 8-канальный АЦП с мультиплексированным вводом. Данный преобразователь позволяет минимизировать ошибку преобразования, вызванную быстрым изменением входных сигналов. Два вывода (VRLи VRH) обеспечивают опорные питания. Эти выводы могут быть соединены к раздельными источниками питания для обеспечения более высокой точности аналого-цифрового преобразования. Итоговая ошибка в данном восьмиразрядном АЦП может быть±1 МЗР, которая содержит±1/2 МЗР количественной ошибки. Аналоговый ввод может быть в диапазоне от VRLдо VRH. Более меньший диапазон может быть получен сближением VRLи VRHдля достижения желаемых верхнего и нижнего пределов. Преобразование определяется и тестируется при VRL=0 V и VRH=5 V±10%; однако лабораторные измерения в полном температурном диапазоне показали, что при уменьшении разницы VRL-VRHвплоть до 2.5-3 В погрешность преобразования практически не возрастает (или увеличивается очень слабо). Система АЦП может работать при напряжении VRHниже VDDи/или VRLвыше VSS, пока VRHразницы VRH-VRLдостаточно для выполнения преобразования (2.5-5.0 В). Каждое преобразоваие выполняется за 32 цикла тактовой частоты E с частотой не ниже 750 КГц. Если система работает с частотой ниже 750 КГц, то система АЦП должна быть настроена на внутренний R-C генератор. Внутренний генератор выбирается установкой бита CSEL регистра OPTION.
7.1 Процесс преобразования.
АЦП измеряет напряжение на входе относительно VRLи VRH. Входное напряжение, равное VRL, преобразуется в $00, а напряжение, равное VRH-в $FF, никак не регистрируя выход за этот диапазон. Для правильного преобразования источник аналогового сигнала должен использовать напряжения VRHкак источник относительно VRL. Рисунок 7-1 показывает последовательность четырех преобразований. Эта последовательность начинается с первым циклом E после записи в регистр управления и состояния АЦП (ADCTL). На рисунке 7-2 дана схема каналов ввода порта E. Эта модель удобна для изучения влияния внешних устройств на точность преобразования.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
12 E циклов |
СЗР-4 цикла |
Бит 6-2 цик. |
Бит 5-2 цик. |
Бит 4-2 цик. |
Бит 3-2 цик. |
Бит 2-2 цик. |
Бит 1-2 цик. |
МЗР-2 цик. |
2 цик. |
| |||||||||||
|
¬ Просто аналоговый ввод ® |
¬ Последовательность приближений® |
кон. |
| ||||||||||||||||||
|
|
|
|
|
| |||||||||||||||||
|
Преобразовать первый канал и обновить регистр ADR1 |
Преобразовать второй канал и обновить регистр ADR2 |
Преобразовать третий канал и обновить регистр ADR3 |
Преобразовать четвертый канал и обновить регистр ADR4 |
| |||||||||||||||||
|
0 |
|
32 |
|
64 |
|
96 |
|
128 E цик. |
| ||||||||||||
|
Повторять последовательность, если флаг SCAN=1 |
|
ПРИМЕЧАНИЕ. Результат преобразования помещается в регистр ADRx в течение конечного периода. Флаг CCF устанавливается в течение конечного периода четвертого преобразования, начиная с записи в регистр ADCTL. Этот рисунок изображает преобразование в случае, если бит CSEL=0. Если бит MULT регистра ADCTL равен нулю, то все четыре операции преобразования выполняются над одним и тем же каналом.
Рисунок 7-1. Последовательность преобразования.
Рисунок 7-2. Схема каналов ввода порта E.