4.1 Архитектура программируемого таймера кр580ви53

БИС программируемого таймера КР580ВИ53 предназначена для организации работы МПС в режиме реального времени и позволяет формировать сигналы с различными временными и частотными характеристиками.

Упрощенная структурная схема программируемого таймера (ПТ) приведена на рисунке 16. В состав БИС входят: буфер данных (BD), предназначенный для обмена данными и управляющими словами между МП и ПТ; схема управления чтением-записью (RWCU), обеспечивающая выполнения операций ввода-вывода информации в ПТ; регистр управляющего слова (RGR), предназначенный для записи управляющих слов, задающих режимы работы счетчиков; счетчик каналов (CT0-CT2).

Рисунок 16 – а) Упрощенная структурная схема ПТ; б) подключение ПТ к шинами МП

Цоколевка ПТ Кр580ВИ53 представлена на рисунке 17. Назначение входных, выходных и управляющих сигналов ПТ указано в таблице 10.

Рисунок 17 – Цоколевка ПТ КР580ВИ53

Таблица 10 – Описание выводов ПТ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
1; 2; 3; 4; 5; 6; 7; 8	D(7-0)	Д(7-0)	Канал данных	вход/ выход	1
22	RD	ЧТ	Сигнал «чтение»	вход	1
23	WR	ЗП	Сигнал «запись»	вход	1
19; 20	A0, A1	A0,A1	Адресные входы, выбирающие один из каналов ПТ или управляющий регистр	вход	1
21	CS	ВБ	Выбор микросхемы	вход	1
9; 15; 18	CLK0-CLK2		Входы синхронизации счетчиков	вход	1
11; 14; 16	CATE0-CATE2		Входы управления счетчиков	вход	1
10; 13; 17	OUT0-OUT2		Выходные сигналы счетчиков	выход	1
24	Ucc		Напряжение питания (+5 В)	вход	1
12	GND		Напряжение питания (0 В)	вход	1

Основные электрические параметры микросхемы КР580ВИ53:

Выходное напряжение логической единицы U_OH, B ≥2,4;

Выходное напряжение логического нуля U_OL, B ≤0,4;

Ток потребления I_CC, мА ≤115;

Ток утечки на управляющих входах I_IL, мкА -1…1;

Ток утечки на шинах данных в невыбранном режиме I_OL, мкА -1,5…1,5.

4.2 Архитектура бис параллельного интерфейса кр580вв55

БИС программируемого параллельного интерфейса КР580ВВ55 предназначена для организации ввода/вывода параллельной информации различного формата и позволяет реализовать большинство известных протоколов обмена по параллельным каналам. БИС программируемого параллельного интерфейса (ППИ) может использоваться для сопряжения микропроцессора со стандартным периферийным оборудованием (дисплеем, телетайпом, накопителем).

Структурная схема ППИ приведена на рисунке 18. В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), связывающий ППИ с системной шиной данных; блок управления записью/чтением (RWCU), обеспечивающий управление внешними и внутренними передачами данных, управляющих слов и информации о состоянии ППИ; три 8-разрядных канала ввода/вывода (PORT A, B и C) для обмена информацией с внешними устройствами; схема управления группой А (CUA), вырабатывающая сигналы управления каналом А и старшими разрядами канала С [PC(7-4)]; схема управления группой B (CUB), вырабатывающая сигналы управления каналом B и младшими разрядами канала С[PC(3-0)].

Рисунок 18 – а) Структурная схема ППИ; б) подключение ППИ к шинам МП

Цоколевка ППИ КР580ВВ55 представлена на рисунке 19. Назначение входных, выходных и управляющих сигналов ППИ приведены в таблице 11.

Рисунок 19 – Цоколевка ППИ КР580ВВ55

Таблица 11 – Описание выводов ППИ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6

Продолжение таблицы 11

1	2	3	4	5	6
27; 28; 29; 30; 31; 32; 33; 34	D(7-0)	Д(7-0)	Канал данных	вход/ выход	0, 1, z
5	RD	ЧТ	Чтение: L-уровень сигнала разрешает считывание информации из регистра, адресуемого по входам A0, A1 на шину D(7-0)	вход	0
36	WR	ЗП	Запись: L-уровень сигнала разрешает запись информации с шины D(7-0) в регистр ППИ, адресуемый по входам A0, A1	вход	0
9; 8	A0, A1	A0,A1	Входы для адресации внутренних регистров ППИ	вход	1
35	RESET	СБР	Сброс: Н-уровень сигнала обнуляет регистр управляющего слова и устанавливает все порты в режим ввода	вход	1
6	CS	ВБ	Выбор микросхемы: L-уровень сигнала подключает ППИ к системной шине	вход	0
37; 38; 39; 40; 1; 2; 3; 4	PA(7-0)	ПА(7-0)	Вход/выход канала А	вход/ выход	1
15; 24; 23; 22; 21; 20; 19; 18	PB(7-0)	ПБ(7-0)	Вход/выход канала В	вход/ выход	1
10; 11; 12; 13; 17; 16; 15; 14	PC(7-0)	ПК(7-0)	Вход/выход канала С	вход/ выход	1
26	UCC	Uпит	Напряжение питания (+5 В)	вход	-
7	GND	ОБЩ	Напряжение питания (0 В)	вход	-

Основные электрические параметры микросхемы КР580ВВ55:

Выходное напряжение логической единицы U_OH, B ≥2,4;

Выходное напряжение логического нуля U_OL, B ≤0,4;

Ток потребления от источника питания I_CC, мА ≤60;

Ток утечки на управляющих входах I_IL, мкА -10…10;

Ток утечки каналов А, В, С, D при невыбранном режиме

I_IOZ, мкА -100…100.

4.3 Архитектура БИС программируемого контроллера прерываний КР580ВН59

БИС программируемого контроллера прерываний (ПКП) представляет собой устройство, реализующее до восьми уровней запросов на прерывание с возможностями программного маскирования и изменения дисциплины обслуживания прерываний.

Упрощенная структурная схема ПКП приведена на рисунке 20. В состав БИС входят: двунаправленный 8-разрядный буфер данных (BD), предназначенный для сопряжения ПКП с системной информационной шиной; блок управления записью/ чтением (RWCU), принимающий управляющие сигналы от МП и задающий режим функционирования ПКП: схема каскадного буфера-компаратора (CMP), используемая для включения в систему нескольких ПКП; схема управления (CU), вырабатывающая сигнал прерывания и формирующая трехбайтную команду CALL для выдачи на шину данных; регистр запросов прерываний (RGI), используемый для хранения всех уровней прерываний, на которые поступают запросы; схема принятия решений по приоритетам (PRB), идентифицирующая приоритеты запросов и выбирающая запрос с наивысшим приоритетом; регистр обслуживаемых прерываний (ISR), сохраняющий уровни запросов прерываний, находящихся на обслуживании ПКП; регистр маскирования прерываний (RGM), обеспечивающий запрещение одной или нескольких линий запросов прерывания.

Рисунок 20 – а) Упрощенная структурная схема ПКП; б) сопряжение БИС КР580ВН59 со стандартной системной шиной

Цоколевка ПКП представлена на рисунке 21. Назначения входных, выходных и управляющих сигналов ПКП приведены в таблице 12.

Рисунок 19 – Цоколевка ПКП КР580ВН59

Таблица 12 – Описание выводов ПКП

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
4; 5; 6; 7; 8; 9; 10; 11	D(7-0)	Д(7-0)	Канал данных	вход/ выход	0, 1, z
3	RD	ЧТ	Вход строба чтения	вход	0
2	WR	ЗП	Вход строба записи	вход	0
27	A0	A0	Вход нулевого разряда адреса, используемый при загрузке команд и считывании состояния ПКП	вход	0
1	CS	ВБ	Вход выбора микросхемы	вход	0
12; 13; 15	CAS0-CAS2	КАС0-2	Входы/выходы каскадирования	вход/ выход	1
16	SP	ПП	Признак подчинения: напряжение Н-уровня указывает, что ПКП является старшим (ведущим) контроллером; напряжение L-уровня определяет ПКП подчиненным (ведомым) контроллером	вход	0,1
26	INTA	ПОД. ПР	Подтверждение прерывания – входное напряжение Н-уровня указывает о выдаче ПКП команды CALL на шину данных	вход	0
17	INT	ПР	Прерывание – напряжение Н-уровня указывает о запросе на обслуживание прерывания	выход	1
18; 19; 20; 21; 22; 23; 24; 25	IR0-IR7	ЗПР	Входы запросов прерываний (положительный фронт)	вход	1
28	UCC	Uпит	Напряжение питания (+5 В)	вход	-
14	GND	ОБЩ	Напряжение питания (0 В)	вход	-

Основные электрические параметры микросхемы КР580ВН59:

Выходное напряжение логической единицы U_OH, B ≥2,4;

Выходное напряжение логического нуля U_OL, B ≤0,45;

Входное напряжение логического нуля U_IL, B ≤0,45;

Входное напряжение логической единицы U_OH, B ≥2,4;

Ток потребления I_CC, мА ≤100.

4.4 Архитектура БИС программируемого контроллера клавиатуры и

индикации КР580ВВ79

БИС КР580ВВ79 представляет собой программируемое интерфейсное устройство, предназначенное для ввода и вывода информации в системах. Микросхема программируемого контроллера клавиатуры и индикации (ПККИ) состоит из двух основных функционально разделимых частей: клавиатурной и дисплейной. Клавиатурная часть предназначена для сопряжения с клавиатурой печатающих устройств и с произвольными наборами переключателей. Дисплейная часть ПККИ позволяет отображать информацию с помощью индикаторов различных типов (дисплеев).

Упрощенная структурная схема ПККИ приведена на рисунке 22. В состав БИС входят: буферы клавиатуры и датчиков (BF), включающие также схему управления и устранения дребезжания клавиатуры, предназначенные для хранения входной информации в режимах сканирования клавиатуры, наборов датчиков и ввода по стробу; схема управления вводом/выводом (RWCU), вырабатывающая сигналы управления обменом с МП и внутренними пересылками данных и команд; буферы канала данных (BD), предназначенные для обмена информацией между ПККИ и МП; ОЗУ клавиатуры датчиков (STACK), работающее по принципу FIFO и предназначенное для хранения кодов позиций клавиш и состояний ключей датчиков; ОЗУ отображения (RAM), сохраняющее информацию, отображаемую на дисплее; регистр адреса ОЗУ отображения (RGA), предназначенный для хранения адреса данных, записываемых или считываемых МП; схема управления и синхронизации (CU), состоящая из регистров хранения команд и счетчика синхронизации и осуществляющая управление работой всех микросхемы; схема анализа состояния ОЗУ-датчиков (STCU), контролирующая число символов в ОЗУ и формирующая число символов в ОЗУ и формирующая сигнал прерывания INT; регистры ОЗУ отображения (RG), предназначенные для хранения данных, отображаемых на выходах каналов А и В; счетчик сканирования (СТ), вырабатывающий сигналы сканирования клавиатуры, датчиков и дисплея.

Рисунок 22 – а) Упрощенная структурная схема ПККИ;

б) включение микросхемы в МПС, управляющую работой

клавиатуры и дисплея

Цоколевка ПККИ КР580ВВ79 представлен на рисунке 23. Назначение входных, выходных и управляющих сигналов ПККИ приведено в таблице 13.

Рисунок 23 – Цоколевка ПККИ КР580ВВ79

Таблица 13 – Описание выводов ПККИ

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
19; 18; 17; 16; 15; 14; 13; 12	D(7-0)	Д(7-0)	Канал данных	вход/ выход	0, 1, z
8; 7; 6; 5; 2; 1; 39; 38	RET(7-0)	ВОЗВ	Входы линий возврата, служащие для подачи сигналов от датчиков через контакты клавиш или ключа	вход	1
36	SH	СД	Вход сигнала сдвига, используемого для сканирования клавиатуры	вход	1
37	С0/STB	У	Вход сигнала управления для режима сканирования клавиатуры или стробирующего сигнала для режима ввода по стробу	вход	0,1
10	RD	ЧТ	Вход сигнала чтения L-уровня, разрешающего передачу информации из ПККИ в канал данных МП	вход	0

Продолжение таблицы 13

1	2	3	4	5	6
11	WR	РАЗ П	Вход сигнала записи L-уровня, разрешающего передачу информации из канала данных МП в ПККИ	вход	0
21	INS/D	ЗП/ЧТ	Вход для управления записью/чтением данных или команд; при сигнале Н-уровня происходит запись команды или чтение состояния ПККИ, при сигнале L-уровня – запись или чтение данных	вход	0,1
22	CS	ВБ	Вход сигнала выбора микросхемы; L-уровень сигнала разрешает работу схемы	вход	0
3	CLK	СИНХ	Вход сигнала синхронизации микросхемы	вход	1
9	CLR	ИСХ	Вход сигнала установки ПККИ в исходное состояние	вход	1
24-27	DSPA(3-0)	ДСПА (3-0)	Выходы канала А	выход	1
28-31	DSPB(3-0)	ДСПБ (3-0)	Выходы канала В	выход	1
9	Ucc	Ucc	Напряжение питания (+5 В)	вход	-
10	GND	ОБЩ	Напряжение питания (0 В)	вход	1

Основные электрические параметры микросхемы КР580ВВ79:

Входное напряжение логической единицы U_IH, B

на входах RET(7-0) ≥2,2;

на всех остальных входах ≥2,0;

Входное напряжение логического нуля U_IL, B

на входах RET(7-0) ≤1,4;

на всех остальных входах ≤0,8;

Выходное напряжение логического нуля U_OL, B ≤0,45;

Выходное напряжение логической единицы U_OH, B

на выходе INT ≥3,5;

на всех остальных выходах ≤2,4;

Выходной ток логической единицы I_OH, мА ≤0,15;

Выходной ток логического нуля I_OL, мА ≤1,9;

Период тактового импульса T_CLC, нс ≥500;

Время сканирования одной клавиши t_SK, мкс ≥80;

Время сканирования клавиатуры t_SKА, мс ≥5,12;

Время сканирования дисплея t_SDSP, мс ≥10,24;

Время задержки для устранения дребезжания

клавиатуры t_WAIT, мс ≥10,24.

В качестве схемы согласования для подключения клавиатуры и дисплея к ПККИ используется дешифратор К514ИД2.

4.4.1 Микросхема дешифратора К514ИД2. Дисплей построен на основе 8-разрядного 7-сегментного индикатора с общим анодом CD8-BW30R6-A11, красного свечения. Для курсового проекта необходим один такой индикатор. Управление этими индикаторами осуществляет микросхема К514ИД2, представленная на рисунке 22.

Рисунок 22 - Условное графическое обозначение дешифратора К514ИД2

Для экономии выводов микропроцессора, а так же для удобства написания программы по выводу числовых значений на семисегментные индикаторы, в устройстве применяются дешифраторы двоичного кода в код семисегментных индикаторов. Для совместной работы с индикаторами, имеющими общий анод – АЛС333Б, возьмём микросхему КР514ИД2. В соответствии с рисунком 24, часть выводов подсоединяется к контроллеру, по которым на дешифратор поступает число в двоичном код, а другая часть выводов идёт на семисегментный индикатор. Так же есть вывод управления дешифратором. При подаче на этот вход логической “1”, дешифратор включён, то есть данные переводятся из двоичного кода в код семисегментных индикаторов. Если подать логический “0”, то дешифратор выключен. Максимальный выходной ток этого дешифратора составляет 25 мА. Его отличительной особенностью является то, что резисторы, ограничивающие ток, в нём отсутствуют.

4.4 Аналого – цифровой преобразователь К572ПВ3

В схему разрабатываемой системы входит 8-разрядный аналогово-цифровой преобразователь (АЦП) КР572ПВ3. Цоколевка АЦП приведена на рисунке 25.

Рисунок 25 – Цоколевка АЦП БИС КР572ПВ3

Описание выводов КР572ПВ3 приведено в таблице 14

Таблица 14 – Назначение выводов КР572ПВ3

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
1-4, 15-18	D(7-0)	Д(7-0)	Канал данных	вход/ выход	0,1,z
5	BU	ЗН	АЦП занят	выход	0,1,z
6	RD	ЧТ	Сигнал «чтение»	вход	0,1
7	CS	ВБ	Выбор микросхемы	вход	0,1
9	Ucc	Ucc	Напряжение питания (+5 В)	вход	-
10	GND	ОБЩ	Напряжение питания (0 В)	вход	1