4.5 Архитектура контроллера прямого доступа к памяти кр580вт57

БИС программируемого контроллера прямого доступа к памяти КР580ВТ57 предназначена для организации высокоскоростного обмена данными между памятью и внешними устройствами, выполняемого по инициативе внешнего устройства. Контроллер прямого доступа к памяти (КПДП) генерирует управляющие сигналы, необходимые для организации обмена.

Упрощенная структурная схема КПДП приведена на рисунке 26. В состав БИС всходят: двунаправленный двустабильный буфер данных (BD), предназначенный для обмена информацией между МП и КПДП; схема управления чтением/записью (RWCU), адресующая внутренние регистры КПДП и управляющая обменом по шине D(7-0); блок управления (CU), содержащий регистры режима и состояния КПДП и обеспечивающий последовательность операций, необходимую для организации режима ПДП; блок управления приоритетами (PCU), обеспечивающий определенный порядок обслуживания запросов внешних устройств; четыре канала прямого доступа (CH0-CH3), каждый из которых содержит регистр адреса ячейки памяти, с которой производится обмен, и счетчик циклов обмена, два старших разряда которого отведены для задания операций обмена.

.

Рисунок 26 – а) Упрощенная структурная схема КПДП;

б) схема подключения КПДП к системной шине с

использованием буферного регистра К580ИР82

Цоколевка КПДП КР580ВТ57 представлена на рисунке 27. Назначение входных, выходных и управляющих сигналов КПДП приведено в таблице 15.

Рисунок 27 – Цоколевка КПДП КР580ВТ57

Таблица 15 – Описание выводов КПДП

Номера выводов	Обозначение		Назначение выводов	Тип сигн.	Сост-ние
	Англ.	Рус.
1	2	3	4	5	6
21; 22; 23; 26; 27; 28; 29; 30	D(7-0)	Д(7-0)	Канал данных для обмена c МП	вход/ выход	0, 1, z
1	I/OR	ЧТ	Чтение: L-уровень сигнала разрешает считывание информации из регистра, адресуемого по входам A0, A1 на шину D(7-0)	вход/ выход	0
2	I/OW	ЗП	Запись ввода/вывода - двунаправленный тристабильный вход/выход; выходной сигнал L-уровня разрешает программирование КПДП; выходной сигнал L-уровня разрешает запись в ВУ	вход/ выход	0
12	CLK	ТИ	Вход тактовых импульсов	вход	1
13	RESET	УСТ0	Вход установки 0	вход	1
35; 34; 33; 32	A(3-0)	A(3-0)	Двунаправленные тристабильные адресные выводы	вход/ выход	0,1,z
11	CS	ВБ	Выбор микросхемы	вход	0
40; 39; 38; 37	A(7-4)	А(7-4)	Тристабильные адресные выходы	выход	0, 1, z
6	READY	ГТ	Готовность – входной сигнал Н-уровня указывает на готовность к обмену	вход	1
10	HRQ	ЗЗХВ	Запрос захвата – выходной сигнал Н-уровня указывает на запрос о доступе КПДП к системным шинам	выход	1
7	HLDA	ПЗХ	Подтверждение захвата – входной сигнал Н-уровня указывает на возможность доступа к системным шинам	вход	1
3	MEMR	ЧТП	Чтение из памяти - тристабильный выход; выходной сигнал L-уровня разрешает чтение из ячейки памяти, адресуемой КПДП	выход	0
4	MEMW	ЗПП	Запись в память - тристабильный выход; выходной сигнал L-уровня разрешает запись в ячейку, адресуемую КПДП	выход	0
9	AEN	РА	Разрешение адреса – сигнал Н-уровня используется для блокировки некоторых шин адреса и данных	выход	1

Продолжение таблицы 15

1	2	3	4	5	6
8	ADSTB	СТРА	Строб адреса – сигнал Н-уровня указывает на нахождение на шине D(7-0) старшего байта адреса ЗУ	выход	1
36	TC	КСЧ	Конец счета – сигнал Н-уровня определяет выполнение последнего цикла передачи блока данных	выход	1
5	MARK	МРК	Маркер – сигнал Н-уровня указывает, что до конца передаваемого блока необходимо выполнить число циклов обмена, кратное 128	выход	1
16; 17; 18; 19	DRQ3-DRQ0	ЗПДП (3-0)	Запросы ПДП каналов СН3-СН0; сигнал Н-уровня указывает на запрос от ВУ	вход	1
15; 14; 24; 25	DACK3-DACK0	ПЗПДП(3-0)	Подтверждение запросов ПДП каналов СН3-СН0; сигнал L-уровня указывает на разрешение обмена	выход	0
31	UCC	Uпит	Напряжение питания (+5 В)	вход	-
20	GND	ОБЩ	Напряжение питания (0 В)	вход	-

Основные электрические параметры микросхемы КР580ВТ57:

Выходное напряжение логической единицы U_OH, B ≥2,4;

Выходное напряжение логического нуля U_OL, B ≤0,45;

Ток потребления I_CC, мА ≤100;

Ток утечки на входах I_IL, мкА ≤1,5;

Ток утечки на управляемых выводах I_OL, мкА -1,5…1,5.

4.6 Уточненная структурная схема микро ЭВМ

На основе упрощенной структурной схемы управляющей микро-ЭВМ и выбранных блоков схемы выполним построение общей структуры управляющей МПС, состоящей из блока центрального процессора, в который входят: МП К580ВМ80, системный контроллер и шинный формирователь К580ВК28, формирующих шину адреса и данных, шинный формирователь КР580ВА86, генератор тактовых импульсов КР580ГФ24. Блок памяти содержит программируемое ПЗУ К541РТ2 и ОЗУ К134РУ6, которые соединяются с шинами с помощью буферных регистров КР580ИР82. Для сопряжения устройств ввода/вывода (дисплея и клавиатуры) с шинами используется программируемый контроллер клавиатуры и индикации КР580ВВ79, а также для согласованной работы устройств используется дешифратор К514ИД2. Также в МПС входят: программируемый контроллер прерываний КР580ВН59, контроллер прямого доступа к памяти КР580ВТ57, программируемый таймер КР580ВИ53, аналого-цифровой преобразователь К572ПВ3.

Уточненная схема микропроцессорной системы на основе МП К580ВМ80 представлена на рисунке 28.

ПЗУ – постоянное запоминающее устройство; ОЗУ – оперативное запоминающее устройство; КПДП – контроллер прямого доступа к памяти; АЦП – аналого – цифровой преобразователь.

Рисунок 28 – Уточненная структурная схема микро ЭВМ Z-80