1 АналиЗтехнического задания

Целью курсового проекта является разработка микропроцессорной управляющей ЭВМ на базе микропроцессора К580ВМ80, реализующей заданные взаимодействия с объектом управления,оперативным запоминающим устройством К565РУ6, постояннымзапоминающим устройством К541РЕ1.

Алгоритм управления определяется функциями:________________ ______ _____ у1 = х1vх2vх3vх4,t1 = 90 мкс,___________________________ __________ где х1, х2, х3, х4 – значения двоичных датчиков;________________________________ у2 =min(NU1;NU2),t2 = 120 мкс,t3 = 90 мкс,_________________________гдеNU1,NU2 – 16-разрядные двоичные коды;____________ _________________ _____t1,t2,t3 – длительность управляющих сигналов;.______________________ Спроектированная микро-ЭВМ включает в себя следующие основные устройства: процессорный модуль; память, состоящую из ОЗУ и ПЗУ; устройства параллельного ввода/вывода для связи с ОУ; блок последовательного канала для связи с ЭВМ верхнего уровня; программируемый системный таймер; контроллер прерываний; контроллер прямого доступа в память.

Все устройства системы объединяются общей магистралью, требования к которому определяются заданным типом микропроцессора (микро-ЭВМ). Обмен данными по интерфейсу осуществляться как в едином адресном пространстве, так и в разделенном с помощью управляющих сигналов обращения к ЗУ и ВУ.

Процессорный модуль включает в себя микропроцессор (микроЭВМ) и дополнительные БИС (СИС), обеспечивающие реализацию вспомогательных функций (тактовый генератор, шинные формирователи и др.).

Устройства ввода для связи с ОУ обеспечивают ввод в ПМ значений x₁, x₂, x₃двоичных датчиков, а так же 8-разрядных двоичных кодов NU₁, NU₂, принимаемых с выходов АЦП. Сигнал датчика аварийной ситуации x_aвоспринимается только подсистемой прерываний.

2 Разработка процессорного модуля

2.1 Описание микропроцессора К580ВМ80

Восьмиразрядный однокристальный МП К580ВМ80 (аналог I-8080), выполняющий около 0,5 млнIntelI-8086. Изготовленный в апреле 1974 года по технологии 6 мкм, процессор синхронизируется тактовой частотой 2 МГЦ, 4,5 тыс. транзисторов составляют кристалл.К580ВМ80 применялся в компьютерах Altair computer (первые ПК), устройствах управления уличным освещением, калькуляторах общего назначения.

Центральный процессорный элемент КР580ВМ80 является функционально законченным однокристальным парал­лельным 8-разрядным микропроцессором с фиксированной системой команд. В ми­кропроцессоре отсутствуют возможности аппаратного наращивания разрядности обрабатываемых данных.

МП рассчитан на эксплуатацию в закрытом помещении при температуре от +5 до +40⁰С, относительной влажности воздуха от 40 до 80% при 25⁰С и атмосферном давлении от 83,5 до 106 кПа (от 630 до 800 мм ртутного столба).

Основные параметры:

Разрядность обрабатываемых данных 8

Число выполняемых команд 78

Максимальный объем адресной памяти 64кбайт

Число адресных устройств ввода-вывода 256/256

Число уровней прерывания 8

Виды адресации:

прямая, косвенная, непосредственная, регистровая, по указателю стека

Быстродействие и выполнение операций типа регистр-регистр 625 тыс. оп./с

Тактовая частота 2.5МГц

Потребляемая мощность 1250мВт

Для работы микросхемы требуется три источника напряжения питания:

+12В5%, +5В5%, -5В5%.

2.1.1 Структура микропроцессора. Структурная схема микропроцес­сора приведена на рисунке 1. В состав БИС входят: 8-разрядное арифметико-логиче­ское устройство; регистр призна­ков, фиксирующий признаки, выра­батываемыеALU в процессе выполнения команд; аккумулятор; регистр акку­мулятора; регистр временного хра­нения операндов; десятичный кор­ректор, выполняющий перевод ин­формации из двоичной в двоично-деся­тичную форму; регистр команд , предназначенный для хранения первого байта команды, содержащего код опера­ции; дешифратор команд; блок ре­гистров для приема, выдачи и хранения информации в процессе выполнения про­грамм, содержащий программный счет­чик, указатель стека, регистр адреса, шесть регистров общего назначения и вспомогательные регистры; схема управле­ния и синхронизации, формирующая последовательности управляющих сигна­лов для работыALUи блока регистров; 16-разрядный буферный регистр адреса; 8-разрядный буферный регистр данных, двунаправленный мульти­плексор для обмена операндами и результатами операций междуALUи блоком регистров по внутренней шине данных.

Программный счетчик предназначен для хранения текущего адреса команды, который автоматически увеличивается в процессе выполнения команды на 1, 2 или 3 в зависимости от формата выпол­няемой команды.

Указатель стека содержит адрес вер­шины стека, а сам стек может использо­вать любую зону ОЗУ объемом до64К байт или специальное ОЗУ, адресуемое сигналомSTACK. Содержимое указателя стека уменьшается на 2, когда данные загружаются в стек, и увеличивается на 2, когда данные извлекаются из стека.

Рисунок 1 - Структурная схема микропроцессора К580ВМ80

Рисунок 2 - Назначение выводов процессора К580

Микропроцессор имеет 16-разрядный трехстабильный канал адресаА(15-0), 8- разрядный двунаправленный трехстабильный канал данныхD (7-0), четыре входных и шесть выходных выводов управления. МП обеспечивает адресацию внешней памяти объемом до 64 Кбайт, а также адресацию 256 устройств ввода и 256 устройств вывода.

Таблица 1 - Входные управляющие сигналы МП К580ВМ80

Номера контактов	Обозначение		Назначение	Тип сигнала	Состояние
	англ.	рус.
0-2, 3-16	A0-A15	А0-А15	Адресная шина	Выход	1
3-10	D0-D7	Д0-Д7	Информационная шина	Вх/вых.	1
			Напряжение питания + 5В
15,22	CKL1,CKL2	ф1,ф2	Тактовые сигналы	Вход	0
	SYNG	СИНХ	Синхронизация
23	READ	ГТ	Сигнал «готовность»
		ЧТ	Линия считывания	Выход	0
		ЗП	Линия записи	Выход	0
14	WR	ЗПР	Запрос прерываний	Вход	0
16		РПР	Линия регенерации динамической памяти	Выход	0
24		ОЖ	Линия ожидания	Вход	0
12	RESET	СБР	Сброса	Вход	0
13	DBIN	ЗПДП		Вход
21	HLDA	ППДП		Выход
		Общ	Общий

Уста­новка флагов производится при выполне­нии следующих условий:

флаг знака S, если знаковый бит ре­зультата операции равен 1, иначе сбрасы­вается;

флаг нуляZ, если результат операции равен 0, в противном случае сбрасывает­ся;

флаг дополнительного переноса АС при наличии переноса из третьего разря­да, иначе сбрасывается;

флаг четности Р, если результат со­держит четное число единиц, иначе сбрасывается;

флаг переноса СYпри наличии перено­са (при сложении) или заема (при вычита­нии) из старшего разряда результата, иначе сбрасывается.

2.1.2 Система команд микропроцессора К580ВМ80.Данные в микропроцессоре представлены в виде 8-разрядных (однобайтовых) кодов. Для идентифика­ции отдельных разрядов в байте они нумеруются отDOдоD7и считаются рас­положенными справа налево. При этом пулевой битDO соответствует младшему разряду,aD7- старшему разряду. Одно­байтовый код может рассматриваться ли­бо как положительное целое число с диа­пазоном значений от 0 до 255, либо как целое число со знаком в дополнительном коде с диапазоном значений от -128 до +127. Для целых чисел можно использо­вать двухбайтное и многобайтное пред­ставления.

Форматы команд могут быть одно-, двух- или трехбайтными. Многобайтная коман­да должна размещаться в последователь­но расположенных ячейках памяти, а в первом байте команды В1всегда указывается код операции (КОП).

Для управления процессом выполнения программы используется слово-состояние программы. Старший байт слова-состояния представляет содержимое аккумулятора, а младший - содержит флаги условий регистра признаков, определяемые результатом вычисления арифметических и логических операций.

В микропроцессоре используются пять способов адресации данных:

прямая — адрес М ячейки памяти, где расположен операнд, указывается во вто­ром (младшая часть адреса) и в треть­ем (старшая часть адреса) байтах команды;

регистровая - в команде задается адрес оперативного регистра или пары регистров, где находится, соответственно, 8- или 16-битовый операнд;

регистровая косвенная – адрес Мячейки памяти, где расположен опе­ранд определяется содержимым парного регистра, явно или неявно указанного в команде; при этом старший байт адре­са находится в первом регистре пары, а младший - во втором;

непосредственная – операнд содержится в команде: для двухбайтовых команд — во втором байте, для трехбай­товых — во втором (младшая часть опе­ранда) и в третьем (старшая часть опе­ранда) байтах команды;

стековая — адрес ячейки памяти, со­держащей операнд, находится в указателе стека.

Специфический способ адресации па­мяти используется в однобайтовой команде RST, применяемой при обработ­ке прерывания для вызова одной из вось­ми подпрограмм обслуживания прерыва­ний. КомандыRST различаются по номе­руN, задаваемому в трехбайтовом поле кода команды. В результате выполнения командыRSTN управление передается по адресу, определяемому восьмикратным увеличениемN.

Система команд МП содержит 78 команд, включающих 111 операций. По функциональному признаку команды микропроцессора делятся на пять групп:

- команды передачи данных из регистра в регистр или память и из па­мяти в регистр:

- арифметические команды: сложения, вычитания, инкре­мента и декремента:

- логические ко­манды: И, ИЛИ, исключающее ИЛИ, сравнение, сдвиг, инвертирование:

- ко­манды передачи управления и обработ­ки подпрограмм:

- команды ввода/ вы­вода и управления состоянием процес­сора.

2.1.3 Арифметическо-логическое устройство. Восьмиразрядная комбинированная схема АЛУ выполняет арифме­тические и логические операции над 8-разрядными числами в процессе межрегистровых пересылок. К одному из входов схемы АЛУ всегда подключен аккумулятор, к другому через регистр Т может быть под­ключен любой из общих регистров.

Арифметическо-логическое устройство имеет собственный регистр временного хранения Т. Он позволяет избежать возникновения «гонок», когда какой-либо из общих регистров используется в одной операции и в качестве регистра-операнда, и в качестве регистра-результата.

Арифметическо-логическоеустройство непосредственно связано с регистром признаков, в соответствующих разрядах которого фиксиру­ются особенности выполнения каждой операции: нулевой результат в аккумуляторе —Z, перенос из старшего разряда —CY, знак результа­та —S, паритет — Р и вспомогательный перенос из младшего полубай­та— АС. Наличие в МП регистра признаков упрощает осуществление программных переходов в зависимости от состояния одного или более триггеров признаков. Арифметическо-логическое устройство позволяет в процессе межрегистровых «пересылок с перекосом» выполнять операции сдвига на один разряд вправо или влево. Многократный сдвиг реализу­ется последовательностью одноразрядных сдвигов, т. е. последователь­но расположенными в программе командами сдвига.

В состав АЛУ входит комбинационная схема десятичного корректора ДК, назначение которого состоит в том, чтобы под воздействием специальной команды интерпретировать результат выполнения двоичной операции как результат операции десятичной арифметики. Для этого к старшей тетраде в схеме ДК прибавляется число 6, кроме тех случа­ев, когда либо не возникал перенос ни из одной тетрады и содержимое старшей и младшей тетрад находится в пределах 0—9 и 0—9 (или 0—8 и А—F) соответственно, либо не было переноса из старшей тетра­ды, содержащей число 0—9 и был перенос из младшей.

К младшей тетраде одновременно также прибавляется число 6, кроме случая от­сутствия переноса из младшей тетрады, содержащей число 0—9. Меж­тетрадные связи при этом не разрываются.

Арифметическо-логическое устройство реализует простейшие ариф­метические и логические операции (сложение, вычитание, сдвиги, срав­нение, логическое умножение и т.п.). Все более сложные операции (умножение, деление, вычисление элементарных функций и др.) выпол­няются по подпрограммам.