- •Введение
- •1 АналиЗтехнического задания
- •2 Разработка процессорного модуля
- •2.2 Вспомогательные интерфейсные микросхемы
- •3 Разработка подсистемы памяти
- •3.2 Постоянное запоминающее устройство к541ре1
- •4.1 Подбор подсистемы ввода/вывода
- •4.2 Контролер прерываний
- •4.3 Контроллер прямого доступа к памяти
- •4.4 Программируемый таймер
- •4.5 Аналогово-цифровой преобразователь к572вп1
- •6. Реализация микропроцессора к580вм80 в системе
3.2 Постоянное запоминающее устройство к541ре1
Небольшая часть микросхем ПЗУ выполнена по другим технологиям: ИИЛ (К541), Микросхемы серии К1623 отличаются самым низким уровнем энергопотребления, но по быстродействию они существенно уступают микросхемам К556 серии. Для микросхем ППЗУ всех серий, кроме К500, К1500, К565, характерны такие свойства, как единое напряжение питания 5 В, наличие входных и выходных ТТЛ-уровней напряжения логического 0 (0,4 В) и логической 1 (2,4 В) и, следовательно, полная совместимость микросхем, однотипные выходы: либо с тремя состояниями, либо с открытым коллектором. Микросхемы с выходами ТТЛ-ОК требуют подключения к ним внешних резисторов и источника напряжения питания.
Названные микросхемы ПЛМ имеют 16 входов At5—Ао для переменных, над которыми ПЛМ выполняет запрограммированные операции, вход CS с нулевым разрешающим уровнем, вход PR разрешения записи, т. е. программирования, и восемь выходов.
Структура микросхемы (рисунок 5) включает операционную часть из матрицы И, матрицы ИЛИ, входных и выходных усилителей и программирующую часть из адресных формирователейFA1, FA2 и дешифратора DCPR.
Рисунок 10 - Структура микросхемы ПЛМ
Рисунок 11 -Функциональная схема ПЛМ
Основу ПЛМ (рисунок 6) составляют матрицы И и ИЛИ. Матрица И выполняет операции конъюнкции над 16 входными переменными и их инверсными значениями, которые поступают на строчные шины матрицы.
Требуемые логические произведения ПЛМ формируют на шинах столбцов путем выжигания ненужных перемычек между строками и столбцами (на рисунок 6 оставленные перемычки указаны точками). На выходах матрицы ИЛИ размещены программируемые усилители, которые в зависимости от состояния перемычки могут передавать значение выходной функции в прямой или инверсной форме представления.
Широко применяют ПЛМ, программируемые по способу заказного фотошаблона на заводе-изготовителе. Такие ПЛМ являются разновидностью масочных ПЗУ. Они включены, в частности, в состав многих микропроцессорных комплектов в качестве ПЗУ микрокоманд. На основе ПЛМ можно строить самые различные цифровые устройства как комбинационного, так и после-довательностного типов.
Рисунок 12 - Цоколевка микросхемыК541РЕ1
Электрические характеристики микросхемы:
-напряжение питания 5 Вольт
-потребляемая мощьность 0,04 Ватт
-технология изготовления ПЛМ
- Тип выхода ТТЛ
- емкость 256 х 4
Наименование и назначение выводов ПЗУ К541РЕ1приведены в таблице 6.
Таблица 5 – Назначение выводов ПЗУ К541РЕ1
Номера контактов |
Обозначение |
Назначение |
Тип сигнала |
Состояние | |
англ. |
рус. | ||||
1 |
2 |
3 |
4 |
5 |
6 |
1-8, 21- 23 |
А0 – А10 |
А0-А10 |
Адресная шина |
Вход |
1,0 |
9-11, 13-17 |
D0-D7 |
Д0-Д7 |
Информационная шина |
Вх/вых. |
0,1,z |
12 |
0V |
0 В |
Напряжение питания 0В |
|
|
24 |
5V |
5 В |
Напряжение питания +5 В |
|
|
12-15 |
D0-D2 |
Д0-Д2 |
Информационная шина |
Вх/вых. |
1 |
18,19,20 |
CS1, CS2, CS3 |
ВМ |
Выбор микросхемы |
Вх/вых. |
0 |
4.3 Буферный регистр КР580ИР82
Микросхема КР580ИР82 — 8-разрядный адресный регистр, предназначенный для связи микропроцессора с системной шиной; обладает повышенной нагрузочной способностью, что удовлетворяет требованиям проектируемой микропроцессорной системы. Микросхема КР580ИР82 8-разрядный 0-регистр-«защелка» без инверсии и с тремя состояниями на выходе.
Условное графическое обозначение микросхемы приведено на рис. 11. Назначение выводов — в табл. 9, функциональная схема показана на рис. 12.
Рисунок 13 – Условное графическое обозначение микросхемы КР580ИР82
Рисунок 14 – Функциональная схема микросхемы КР580ИР82
Таблица 6 – Назначение выводов КР580ИР82
Вывод |
Обозначение |
Состояние |
Тип вывода |
Функциональное назначение выводов | |
англ. |
рус. | ||||
1-8 |
D7—D0 |
Д7-Д0 |
0,1,Z |
Вход |
Информационная шина |
9 |
ОЕ |
РП |
0,1,Z |
Вход |
Разрешение передачи |
10 |
GND |
Общ. |
|
|
Общий |
11 |
STB |
СТБ |
0,1 |
Вход |
Стробирующий сигнал |
12-19 |
Q7-Q0 |
|
0,1 |
Выход |
Информационная шина |
20 |
Ucc |
|
|
— |
Напряжение питания |
Микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. Блок содержит D-триггер «защелку» и мощный выходной вентиль без инверсии нли с инверсией. При помощи схемы управления производится стробирование записываемой информации и управление третьим состоянием мощных выходных вентилей. В зависимости от состояния стробирующего сигнала STB микросхемы могут работать в двух режимах: в режиме шинного формирователя и в режиме хранения. Работу микросхем поясняет временная диаграмма. При высоком уровне сиг 3-е состояние независимо от входных сигналовSTB иD. При возвращении сигналаОЕ в состояние низкого уровня выходыQ, Q переходят в состояние, соответствующее внутренним триггерам. При обращении к внешнему устройству микропроцессор в начальный период цикла выполнения микрокоманды выдает на местную шину адрес этого устройства, который передается на системную шину необходимым числом регистров КР580ИР82.
4 РАЗРАБОТКА ПОДСИСТЕМ ВВОДА - ВЫВОДА, ПРЕРЫВАНИЙ,
ПРЯМОГО ДОСТУПА К ПАМЯТИ. ВЫБОР ТАЙМЕРА.