4.4 Программируе­мый таймер

Микросхема КР580ВИ53 — трехканальное программируемое устройство (таймер), предназначено для организации работы микропроцессорных систем в режиме реального времени, она удовлетворяет требованиям разарбатываемой микропроцессорной системы. Микросхема формирует сигналы с различными временными параметрами. Программируемый таймер (ПТ) реализован в виде трех независимых 16-разрядных каналов с общей схемой управления. Каждый канал может работать в шести режимах. Программирование режимов работы каналов осуществляется индивидуально и в произвольном порядке путем ввода управляющих слов в регистры режимов каналов, а в счетчики - запрограммированного числа байтов. Управляющее слово определяет режим работы канала, 1ип счета (двоичный или двоично-десятичный), формат чисел (одно или двухбайтовый). Обмен информацией с микропроцессором осуществляется по 8-разрядному двунаправленному каналу данных. Максимальное значение счета, в двоичном коде 216; в двоично-десятичном коде 104. Условное графическое обозначение микросхемы приведено на рис.15, назначение выводов - в таблице 11, структурная схема показана на рис.16.

Рисунок 21 – Условное графическое обозначение микросхемы КР580ВИ53

Рисунок 22 – Структурная схема микросхемы КР580ВИ53

Таблица 10 – Назначение выводов КР580ВИ53

Вывод	Обозначенне		Состояние	Тип вывода	Функциональное назначение выводов
	англ.	рус.
1—8	D7—D0	Д7-Д0	0,1	Входы/вы­ходы	Канал данных
9, 15, 18	СО, С1, С 2	С0-С2	0,1	Входы	Синхронизация  каналов  0—2
10, 13, 17	OUT0, OUT1, OUT2		0,1	Выходы	Сигналы каналов 0, 1, 2 соответственно
11, 14, 16	CEO, CE1,СЕ2	К0-2	0,1	Входы	Сигналы каналов 0, 1, 2 соответственно
12	GND			—	Общий
19, 20	АО, А1	А0-1	0,1	Входы	Сигналы выбора каналов 0, 1, 2
21	cs	ВМ	0,1	Вход	Выбор микросхемы
22	RD	ЧТ	0,1	Вход	Чтение
23	WR	ЗП	0,1	Вход	Запись
24	Ucc			—	Напряжение питания 5 В±5%

4.5 Аналогово-цифровой преобразователь к572вп1

В схему разрабатываемой системы входит 8-разрядный аналогово-цифровой преобразователь (АЦП) КР572ПВ3. Функциональная схема АЦП и схема подключения АЦП к МК и приведены на рисунке 18.

Время преобразования этого АЦП равно 7,5 мкс, ток потребления от одного источника питания 5 В составляет всего лишь 5 мА. АЦП имеет два одинаковых входа AI1 иAI2, соединенных внутренними резисторами с одним и тем же входом компаратора. На этот же вход компаратора подается выходной ток цифро-аналогового преобразователя, управляемого регистром последовательного приближения. Таким образом, АЦП обеспечивает преобразование в код суммы напряжений, подаваемых на входыAI1 иAI2. При практическом использовании это­го АЦП на входAI1 подают входное напряжениеU_вх, а на входAI2 – напряжение, с помощью которого производят регулировку нуля АЦП.

Входная логика

Сдвигающий регистр

Выходная логика

Регистр последовательного изменения

Регистр ЦАП

Схема

управления

ЦАП

б)

а – функциональная схема; б – схема включения.

Рисунок 23 – Микросхема АЦП БИС КР572ПВ3

Таблица 11 - Назначение выводов КР572ПВ3

Вывод	Обозначение		Тип сигнала	Состояние	Функциональное назначение
	англ.	рус.
1-4,15-18	D0-D7	Д0-Д7	Входы/выходы	0,1,z	Канал данных
5	BU		выход	0,1,z	АЦП занят
6	RD	ЧТ	вход	0,1	Чтение
7	CS	ВК	вход	0,1	Выбор кристалла
9	GDN			0,1	Общий
10	UCC			0,1	Напряжение +5V
12,13	A1-A2	A1-A2	входы	0,1	Входы, на которые подается напряжение

Управление работой АЦП К572ПВЗ осуществляется с помощью сигналов, подаваемых на входыCS (выбор кристалла) иRD (чтение). Переход 0/1 на входеRDзапускает схему сброса АЦП, потенциал 0 на входеCS осуществляет запуск преобразователя при условии, что предварительно был осуществлен его сброс. Таким образом, еслиCS= 0, то переход 0/1 на входеRD обусловит сброс и запуск преобразователя. Если жеCS= 1, то этот переход вызовет только сброс, а запуск произойдет по спаду 1/0 па входеCS. ВыходBU(АЦП занят) принимает потенциал «нуль» тогда, когда осуществляется процесс преобразования. Данные на кодовом выходе N существуют при сочетании сигналовCS= 0,RD= 0,BU=l. Если же этого сочетания нет, то выход находится в высокоимпедансном состоянии.

5 УТОЧНЕННАЯ СХЕМА МПС НА ОСНОВЕ МП К580ВМ80

На основе вышеизложенного материала выполним построение общей структуры управляющей МПС, состоящей из блока центрального процессора, в который входят: МП Z-80 и шинный формирователь К580ИР82, формирующих шину адреса и данных. Блок памяти содержит программируемое ПЗУ К541РЕ1 и ОЗУ статического типа К565РУ6.

Также система содержит АЦП, с выходов которого получают значения двоичных кодов NU₁,NU₂. Пульт оператора разрабатывается посредством подключения к системе прерывания внешних устройств: клавиатуры и дисплея на светодиодных индикаторах.

Уточненная схема МПС на основе МП К580ВМ представлена на рисунке 25.

Рисунок 24 – Уточненная схема управляющей МПС на основе МП К580ВМ