- •14. Технологический процесс изготовления моп-транзистора.
- •15. Полупроводниковые приборы с отрицательным сопротивлением.
- •16. Динамические параметры логических микросхем.
- •17. Вольтамперная характеристика р-п перехода.
- •18. Туннельный диод. Принцип работы.
- •19. Классификация интегральных микросхем и транзисторов.
- •20. Способы включения биполярного транзистора и их конструктивные решения.
- •22. Основные этапы технологического процесса изготовления биполярных интегральных схем.
- •23. Простейший ттл (ттлш) вентиль. Принцип работы.
- •24. Конструкция и принцип работы многоэмиттерного транзистора.
- •25. Закон Мура. Степень интеграции интегральных схем.
- •26. Диод Шоттки. Принцип работы. Технология изготовления.
- •27. Вертикальная структура транзистора Шоттки.
- •28. Работа биполярного транзистора в ключевом режиме
- •29. 0Сновные схемы включения биполярного транзистора.
- •30. .Конструкция конденсатора в интегральном исполнении.
- •31. Структура интегрального резистора
- •32. 3Акон Мура. Степень интеграции интегральных микросхем.
- •33. 3Акон Мура…
- •34.Многослойные полупроводниковые структуры
- •35.Технологический маршрут изготовления моп - транзистора.
- •36.Билолярный транзистор с диодом Шоттки. Принцип работы.
- •37.Инжекционный вентиль. Принцип работы.
- •38. Зависимость коэффициента биполярного транзистора от коллекторного тока.
- •39.Технология изготовления и основные параметры полевого транзистора.
- •40.Высоколомехоустойчивая логика. Принцип работы.
- •41.Ттл (ттлш) - вентиль. Принцип работы.
- •42.0Собснности обратной характеристики р-n перехода.
- •43.Принцип работы транзистора в инверсном режиме и его конструкция.
- •44.Классификация полупроводниковых диодов.
- •45.Технологический процесс изготовления биполярного транзистора с диодом Шоттки.
- •46.Модель Эберса - Молла.
- •47.Классификация интегральных микросхем и дискретных приборов.
- •52.Эквивалентная схема интегрального резистора.
- •53.Система параметров светоизлучающего диода.
- •54.Работа биполярного транзистора в ключевом режиме.
- •55.Вольтамперная характеристика р-n перехода и диода Шоттки.
- •56.Способы включения биполярного транзистора.
- •57.Расчет параметров интегрального резистора.
- •58.Система электрических параметров логических схем.
- •59.Технологический процесс изготовления полевого транзистора.
- •60.Система статических и динамических параметров интегральных схем.
- •61 .Зависимость параметров биполярного транзистора от температуры.
- •62.Первый и второй закон Мура.
- •63 .Зависимость параметров полевого транзистора от температуры.
- •64.Способы включения полевого транзистора.
- •65.Структура интегрального конденсатора, изготовленного по биполярному технологическому процессу и его параметры.
- •66.Структура интегрального конденсатора, изготовленного в моп - техпроцессе и его параметры.
- •67.Основные параметры моп - транзисторов.
- •69.Классификация моп - транзисторов.
- •70. Понятие «жизненного» цикла полупроводниковых изделий.
- •Структура жизненного цикла изделия
- •Границы стадий жизненного цикла изделия
25. Закон Мура. Степень интеграции интегральных схем.
Зако́н Му́ра — эмпирическое наблюдение, сделанное в 1965 году (через шесть лет после изобретения интегральной схемы), в процессе подготовки выступления Гордоном Муром (одним из основателей Intel).
Мур высказал предположение, что число транзисторов на кристалле будет удваиваться каждые 24 месяца. При анализе графика роста производительности запоминающих микросхем им была обнаружена закономерность: появление новых моделей микросхем наблюдалось спустя примерно одинаковые периоды (18—24 мес.) после предшественников, при этом количество транзисторов в них возрастало каждый раз приблизительно вдвое. Гордон Мур пришел к выводу, что при сохранении этой тенденции мощность вычислительных устройств за относительно короткий промежуток времени может вырасти экспоненциально.
Это наблюдение получило название закон Мура. Существует масса схожих утверждений, которые характеризуют процессы экспоненциального роста, также именуемых «законами Мура». К примеру, менее известный «второй закон Мура»[1], введённый в 1998 году Юджином Мейераном, который гласит, что стоимость фабрик по производству микросхем экспоненциально возрастает с усложнением производимых микросхем. Так, стоимость фабрики, на которой корпорация Intel производила микросхемы динамической памяти ёмкостью 1 Кбит, составляла 4 млн. $, а оборудование по производству микропроцессора Pentium по 0,6-микрометровой технологии c 5,5 млн. транзисторов обошлось в 2 млрд. $. Стоимость же Fab32, завода по производству процессоров на базе 45-нм техпроцесса, составила 3 млрд. $[2].
В 2007 году Мур заявил, что закон, очевидно, скоро перестанет действовать из-за атомарной природы вещества и ограничения скорости света
Одним из физических ограничений на миниатюризацию электронных схем является также Принцип Ландауэра, согласно которому логические схемы, не являющиеся обратимыми, должны выделять теплоту в количестве, пропорциональном количеству стираемых (безвозвратно потерянных) данных. Возможности по отводу теплоты физически ограничены
Параллелизм и закон Мура
В последнее время, чтобы получить возможность задействовать на практике ту дополнительную вычислительную мощность, которую предсказывает закон Мура, стало необходимо задействовать параллельные вычисления. На протяжении многих лет, производители процессоров постоянно увеличивали тактовую частоту и параллелизм на уровне инструкций, так что на новых процессорах старые однопоточные приложения исполнялись быстрее без каких либо изменений в программном коде. Сейчас по разным причинам производители процессоров предпочитают многоядерные архитектуры, и для получения всей выгоды от возросшей производительности ЦП программы должны переписываться в соответствующей манере. Однако, по фундаментальным причинам, это возможно не всегда.
ИНТЕГРАЦИИ СТЕПЕНЬ
(К) - показатель, характеризующий сложность интегральной схемы', численно определяется выражением К = IgN, где N - число элементов, входящих в ИС (значение К округляется до ближайшего целого числа в сторону увеличения). Однако чаше пользуются другой оценкой сложности И. с., в соответствии с к-рой различают малые N < 102), средние (N = 102 - 103), большие (N = 103 - 104) и сверхбольшие W = 104) интегральные схемы.