Министерство образования и науки, спорта и молодежи Украины

Сумской государственный университет

Конотопский институт

Обязательное домашнее задание

с дисциплины: «Микропроцессорная техника»

Выполнил:

Студент гр.ЭП-82к

Игнатьков А.В.

Проверил:

Преподаватель

Васильев В.И.

Конотоп 2011

1. Озу статического типа sram

Операти́вная па́мять (англ. Random Access Memory, память с произвольным доступом; комп. жарг. Память) — энергозависимая часть системы компьютерной памяти, в которой временно хранятся данные и команды, необходимые процессору для выполнения им операции. Обязательным условием является адресуемость (каждое машинное слово имеет индивидуальный адрес) памяти. Передача данных в оперативную память процессором производится непосредственно, либо через сверхбыструю память. Содержащиеся в оперативной памяти данные доступны только тогда, когда компьютер включен. При выключении компьютера содержимое стирается из оперативной памяти, поэтому перед выключением компьютера все данные нужно сохранить. Так же от объёма оперативной памяти зависит количество задач, которые одновременно может выполнять компьютер.

Оперативное запоминающее устройство, ОЗУ — техническое устройство, реализующее функции оперативной памяти.

ОЗУ может изготавливаться как отдельный блок или входить в конструкцию, например однокристальной ЭВМ или микроконтроллера.

Оперативная память выполнена обычно на микросхемах динамического типа с произвольной выборкой (Dynamic Random Access Memory, DRAM). Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на конденсаторе, образованном в структуре полупроводникового кристалла. Другой, более дорогой тип памяти - статический (Static RAM, SRAM) в качестве элементарной ячейки использует так называемый статический триггер (схема которого состоит из нескольких транзисторов). Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-памяти.

Статическая оперативная память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи, необходимой в динамической памяти (DRAM). Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти. Произвольный доступ (RAM — random access memory) — возможность выбирать для записи/чтения любой из битов (тритов) (чаще байтов (трайтов), зависит от особенностей конструкции), в отличие от памяти с последовательным доступом (SAM — sequental access memory).

Статическая память (SRAM) в современных ПК обычно применяется в качестве кэш-памяти второго уровня для кэширования основного объема ОЗУ.

Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего - пятого поколения процессоров. Время доступа к ячейкам такой памяти составляло от 15 нс (33 МГц) до 8 нс (66 МГц).

Для описания характеристик быстродействия оперативной памяти применяются так называемые циклы чтения/записи. Дело в том, что при обращении к памяти на считывание или запись первого машинного слова расходуется больше тактов, чем на обращение к трем последующим словам. Так, для асинхронной SRAM чтение одного слова выполняется за 3 такта, запись - за 4 такта, чтение нескольких слов определяется последовательностью 3-2-2-2 такта, а запись - 4-3-3-3.

Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а синхронно с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти - синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3-1-1-1 такта при первом обращении и 1-1-1-1 при последующих обращениях, что обеспечивает ускорение доступа более, чем на 25%.

Двоичная SRAM

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.

Рисунок 1.1 Шеститранзисторная ячейка статической

двоичной памяти (бит) SRAM

Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) — битовые линии, используются и для записи данных и для чтения данных.

Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.

Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа (по 2 транзистора на 1 ячейку), но в самой ячейке требуются двухзатворные транзисторы.

В настоящее время появилась усовершенствованная схема с отключаемой сигналом записи обратной связью, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.

Троичная SRAM

Троичные трёхбитные триггеры на трёх двухвходовых элементах 2ИЛИ-НЕ и на трёх двухвходовых элементах 2И-НЕ можно использовать для построения ячеек троичной сверхоперативной памяти, подобных ячейкам двоичной SRAM: парафазным (двухфазным) входом.

В шеститранзисторной ячейке двоичной двухбитной SRAM используется неявная схема приоритетного переключения. При подаче уровней переключения на выходы инверторов происходит конкуренция двух сигналов: уровень с инвертора схемы и уровень с шины переключения; поэтому, чтобы небыло конкуренции и неоднозначности, сигналы переключения должны быть мощнее сигналов с инверторов: высокий должен быть выше, а низкий должен быть ниже. Другой способ - переход к более надёжным схемам с явным приоритетом переключения.

Шеститранзисторная ячейка двоичной двухбитной SRAM представляет собой двоичный D-триггер с парафазным (двухфазным) входом.

В шеститранзисторной ячейке двоичной двухбитной SRAM используется неявная схема приоритетного переключения. При подаче уровней переключения на выходы инверторов происходит конкуренция двух сигналов: уровень с инвертора схемы и уровень с шины переключения; поэтому, чтобы небыло конкуренции и неоднозначности, сигналы переключения должны быть мощнее сигналов с инверторов: высокий должен быть выше, а низкий должен быть ниже. Другой способ - переход к более надёжным схемам с явным приоритетом переключения.

Рисунок 1.2 Троичная трёхбитная ячейка троичной сверхоперативной

памяти (TSRAM) на троичном трёхбитном триггере из трёх логических элементов 2И-НЕ.

Преимущества

Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.

Простая схемотехника — SRAM не требуются сложные контроллеры.

Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.

Недостатки

Высокое энергопотребление.

Невысокая плотность записи (шесть-восемь элементов на бит[4], вместо двух у DRAM).

Вследствие чего — дороговизна килобайта памяти.

Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.

Применение

SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.

В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делают регистры и кеш-память.