Универсальные элементы памяти. Принцип организации специальных элементов на базе универсальных.
JK - триггер.
-
Jn
Kn
Qn+1
0
0
Qn
0
1
0
1
0
1
1
1
Qn
Qn+1= (Jn &Kn & Qn) (Jn &Kn) (Jn & Kn &Qn) (3)
При отсутствии информационных сигналов JK - триггер сохраняет исходное состояние. Сигнал Кn устанавливает JK - триггер в нуль, а Jn в единицу.
Одновременное воздействие на входы Jn и Kn, переводит триггер в противоположное состояние.
Функции специального триггера, построенного на базе универсального, достигается заданной коммутацией внешних входов исходного триггера.
JK – триггер:
Синхронный D триггер на базе универсального JK – триггера:
Счетный Т – триггер на базе универсального JK – триггера:
С
инхронный
RS
– триггер на базе универсального JK
– триггера:
Rn & Sn = 0
Синтезировать универсальный JK - триггер, на элементах И-НЕ по критерию минимума аппаратных затрат.
Универсальный элемент памяти требует организацию управляющих сигналов z1, z2, z3, z4 входной логики первой и второй ступени с учетом одновременного воздействия информационных сигналов на первую ступень и реакцию на это воздействие второй ступени.
Лабораторная работа №2.4.
Задание:
Синтезировать интегральный JK - триггер, включая входную логику на элементах ИЛИ-НЕ. Выполнить тестирование элементов памяти с получением временных диаграмм функционирования JK -триггера в режимах D, T, RS - триггеров.
С
хема
JK
– триггера:
С
хема
синхронного RS
– триггера на базе универсального JK
– триггера:
Временные диаграммы:
Схема счетного Т – триггера на базе универсального JK – триггера:
В
ременная
диаграмма:
Схема cинхронного D - триггера на базе универсального JK – триггера:
Временная диаграмма:
Вывод:
Универсальность триггера заключается в том, что с его помощью могут быть построены схемы RS -, T -, D – и других триггеров благодаря различному включению и использованию входов. В реальных схемах JK – триггеры имеют расширенную входную логику (например, возможность совпадения по нескольким входам J K).
Синтез устройств и узлов для бортовой вычислительной техники. Синтез управляющих схем для многофункциональных регистров.
Под многофункциональными регистрами понимают – параллельные регистры, осуществляющие кодовое преобразование хранимых слов, а также предназначенные для выполнения поразрядных (логических) операций над машинными словами.