II. Краткое описание лабораторного стенда умпк-51

2.1. Назначение.

Лабораторный стенд УМПК-51 (далее по тексту Контролер) предназначен для изучения системы команд, программного обеспечения, порядка функционирования и методов программирования микропроцессора КР616ВЕ51 (КР1816ВЕ31), а также способов сопряжения с внешними цифровыми и аналоговыми устройствами.

Контроллер содержит операционную систему, позволяющую выполнять:

• ввод информации от внешних устройств или вручную;

• вывод информации на внешние устройства;

• просмотр с помощью встроенных средств содержимого памяти и внутренних программно-доступных регистров;

• просмотр прохождения информации по блокам контроллера,

• рабочие и отлаживаемые программы в пошаговом режиме;

• аналого-цифровое и цифро-аналоговое преобразование.

2.2. Основные технические данные и характеристики.

1) Разрядность магистрали адреса – 16 бит;

данных – 8 бит.

2) Частота тактового генератора - 6 МГц.

3) Объем ПЗУ команд/данных - 4 кбайт (0000…0FFFH)

ОЗУ команд/данных - 4 кбайт (1000…17FFH).

4) Возможность подключения внешней памяти команд и данных до 64 кбайт

каждая.

5) Разрядность ЦАП - 8 бит;

разрядность АЦП - 8 бит.

6) Диапазон выходного напряжения ЦАП – от минус 10,24 до 10,16 В,

диапазон входного напряжения АЦП – от минус 10,24 до 10,16 В,

7) Индикация на 8-ми сегментном дисплее светодиодными индикаторами:

- адреса в шестнадцатеричном коде - 4 знака;

- данных в шестнадцатеричном коде – 2 знака.

8) Ввод информации:

- ручной посредством клавиатуры;

6. - с помощью последовательного канала RS-232;

7. - аналоговой информации через АЦП,

9) Вывод информации:

6. - на знаковый дисплей и светодиоды;

7. - через последовательный порт RS-232;

8. - аналоговой информации через ЦАП.

9. 10) Программа-монитор контроллера обеспечивает следующие режимы работы:

10. - просмотр и изменение содержимого внешней памяти;

11. - просмотр и изменение содержимого внутренней памяти данных;

12. - просмотр и изменение содержимого разрядов битового процессора;

13. - просмотр и изменение содержимого внутренних регистров микропро-

14. цессора К1816ВЕ51;

15. - запуск программ в реальном масштабе времени и по шагам;

- преобразование кода в диапазоне 00…FFв постоянное напряжение от минус 10.24 до +10,16В;

- преобразование напряжения в диапазоне от минус10,24 до +10,16В в шестнадцатеричный или десятичный коды;

6. - передачу и прием информации от внешнего компьютера по последователь ному каналу.

11) Электрическое питание: ток постоянный:

6. Eп1=+5В;Eп2=+15В;Eп3= -15В.

12) Токи потребления:

от источника Eп1 - не более 1,0 А;

от источника Eп2 - не более 0,2 А;

от источника Eп1 - не более 0,2 А.

13) Габаритные размеры контроллера не более:

длина - 270 мм;

ширина - 230 мм;

высота - 25 мм;

14) Масса контроллера не более 1,5 кг.

2.3. Устройство и принцип работы контроллера. Функциональная схема контроллера приведена на рис.3; позиционные обозначения даны в соответствии со схемой электрической принципиальной. Внешний вид контроллера с обозначениями элементов показан на рис. 4.

В состав контроллера входят:

1. Блок центрального процессора.

2. Дешифратор адреса.

3. Блок клавиатуры и дисплея.

4. Блок постоянной памяти.

5. Блок оперативной памяти.

6. Блок цифро-аналогового преобразователя.

7. Блок аналого-цифрового преобразователя.

8. Формирователь опорного напряжения.

9. Блок последовательного интерфейса.

10. Схема имитатора внешних устройств.

В блок центрального процессоравходят: микропроцессор, буферы магистрали данных и управления и регистр адреса. Тактовая частота работы процессора определяется резонансной частотой кварцевого резонатора ВQ1 и равна 6 МГц.

Начальная установка контроллера осуществляется нажатием на кнопку «RS», которая посылает запрос прерывания на входINT0 процессора. Запрос может быть также подан путем нажатия кнопки «IO» или подачей нулевого уровня на входINT0 от внешнего устройства. Запрос прерыванияINT1 процессора используется для связи с контроллером клавиатуры и дисплея.

Буфер данных служит для организации внутренней магистрали данных контроллера. Буфер переключается на ввод данных сигналами RSEN(илиRD) при чтении команд или данных. Регистр адреса защелкивает младший байт адреса по сигналуALEпроцессора.

Дешифратор адреса формирует сигналы выборки для следующих устройств:

• четыре сигнала на микросхемы ОЗУ и ПЗУ (объемом 2 кбайт каждая) при чтении и записи информации в память. Выборка на первую микросхему ПЗУ (DD8) формируется при обращении к адресам 0000…07FFН, выборка на вторую микросхему ПЗУ (DD9) – при обращении к адресам 0800…0FFH. Выборка на первую микросхему ОЗУ (DD13) выдается при обращении к адресам 1000…17FFH, выборка на вторую микросхему ОЗУ (DD14) – при обращении к адресам 1800…1FFFН;

• сигнал выборки для контроллера клавиатуры и дисплея при обращении к внешним устройствам с адресами 84Н и 85Н;

• строб записи в регистр ЦАП при занесении информации во внешнее устройство с адресом 81Н;

• строб записи в триггер запуска АЦП при занесении информации во внешнее устройство с адресом 83Н;

• сигнал чтения буфера АЦП при занесении информации из внешнего устройства с адресом 80Н;

• сигнал чтения бита готовности АЦП (бит D1) и выхода компаратора (битD0) при занесении информации из внешнего устройства с адресом 82Н.

Блок клавиатуры и дисплеяпостроен на основе программируемого контроллера клавиатуры и дисплея КР580ВВ70 (DD16) по стандартной схеме включения. Дешифратор сигналовSL0…SL2 контроллера служит для организации работы клавиатуры и дисплея в мультиплексном режиме. Сигналы сканирования поступают на клавишиSB4…SB31. Возвратные линии с матрицы поступают на соответствующие входы контроллера. Линии сканирования для дисплея усиливаются транзисторами и поступают на восьмисегментные светодиодные индикаторыHG1…HG6.

Контроллер клавиатуры и дисплея занимает адреса 84Н и 85Н в адресном пространстве внешней памяти данных. При нажатии любой клавиши на выходе IRQконтроллера формируется сигнал прерывания, который подается на вход INT1 процессора.

Блок постоянной памятиреализован на двух микросхемах ППЗУ с ультрафиолетовым стиранием типа КС573РФ2 объемом по 2 Кбайта (DD8,DD9) и содержит управляющую программу-монитор. Выборка кода из блока постоянной памяти команд осуществляется сигналамиPSEHилиREADпри чтении команд или данных по адресам 0000…0FFFH.

Блок оперативной памятикоманд содержит две микросхемы ОЗУ типа КР537РУ8 объемом по 2 Кбайта (DD13 иDD14). Чтение из ОЗУ осуществляется по сигналамPSEHилиRD, что позволяет использовать ОЗУ как в качестве памяти команд, так и в качестве памяти данных. ОЗУ занимает адресное пространство 1000…1FFFH.

Блок цифро-аналогового преобразователяпостроен на базе микросхемы ЦАП (КР572ПА1) и реализует преобразование 8-разрядного кода, записываемого во входной регистр (DD15), в аналоговые напряжения от минус 10,24 до +10,16В. Операционный усилитель усиливает выходное напряжение ЦАП в 2 раза и смещает его на величину опорного напряжения, что приводит к получению двухполярного сигнала на выходе. Подстройка сдвига нуля ЦАП производится потенциометромR16, а регулировка амплитуды выходного напряжения – потенциометромR9. Выходное напряжение ЦАП выводится на разъем контроллера и, кроме того, подается на неинвертирующий вход компаратора. Это позволяет сравнивать выходное напряжение ЦАП с внешним напряжением, подаваемым на инвертирующий вход компаратора. Состояние компаратора опрашивается как битD0 байта, считываемого из внешнего устройства с адресом 82Н.

Блок аналого-цифрового преобразователясобран на основе микросхемы АЦП 1113ПВ1 и реализует 8-разрядное преобразование внешнего аналогового напряжения от минус 10,24 до +10,16В, поступающего с разъема контроллера через входной повторитель. Резистивный делительR12,R13 используется для компенсации абсолютной погрешности преобразования АЦП, а также для изменения диапазона измеряемого напряжения. Запуск АЦП производится с помощью триггераDD17, запись в который происходит по сигналу выборки от дешифратора адреса. Выходной код АЦП считывается через буфер (DD20) по адресу 80Н, а бит готовности опрашивается как битD1 по адресу 82Н.

Формирователь опорного напряжения выдает напряжение +10.24В, которое регулируется потенциометром R9 и используется в качестве опорного для ЦАП.

Блок последовательного интерфейсапреобразует выходной сигнал ТхDмикропроцессора с уровнями ТТЛ в выходной сигнал: минус15В / +15В, а также преобразует входной сигнал с линииRS-232 в сигнал с уровнями ТТЛ для подачи на входRxDмикропроцессора.

Схема имитатора внешних устройствпредназначена для формирования входных сигналов контроллера и отображения состояния порта Р2. Кодовая комбинация, набранная с помощью восьми движковых переключателейSА1, может быть считана через порт Р2. Состояние выходов этого порта отображается с помощью светодиодовHL1…HL8 (при этом переключателиSА1 должны быть разомкнуты). Кнопка «ТО» со схемой антидребезга используется для формирования сигнала на входе ТО микропроцессора при изучении работы внутреннего таймера/счетчика событий. Кнопка «IO» предназначена для формирования сигнала прерывания на входеINTOмикропроцессора.