Lektsii_mikroprotsessory

					11
менное перемещение всех битов байта на место соседних битов либо в сторо-
ну более младших, либо в сторону более старших битов. Возможны сдвиги
вправо (в сторону старших битов) или влево (в сторону младших битов).
	Микропроцессор				Синхрогенератор
	Арифметическо-логическое устройство						Рабочие регистры
	A (Accumulator)			FR (Flag Register)			(регистры общего
	аккумулятор			регистр признаков				назначения)
	Устройство управления
	PC (Programming counter)							Устройство
							микропрограммного
		счѐтчик команд
								управления
	IR (Instruction Register)						Управляющая
		регистр команд							память
		SP (Stack Pointer)
		указатель стека
		Логика				Логика			Логика
		управления			управления				управления
	чтением/записью				прерываниями				захватом
RESET	Строб			Строб	INT	INTA	Подтверждение			HOLD
	записи			чтения
		WR	RD					прерывания			Захват
	(вывода)			(ввода)
											шины
Сброс в				Линии
исходное								WR	RD
				адреса/данных
состяние
	Основная память (ячейки)						Интерфейсы
			Данные				Регистры
	Программы		Стек
					Запрос прерывания

Рис. 2.1. Структурная схема гипотетического микропроцессора.

Результат выполненных процессором арифметическо-логических операций сохраняется в регистрах процессора (прежде всего – в аккумуляторе). Признаки результата выполненной операции отражаются в битах (флагах) регистра признаков FR. Среди битов FR обычно имеются следующие: бит нулевого результата (Z – zero), бит отрицательного результата (знак результата:

12

S – Sign), бит переноса (CY – carry), бит паритета (чѐтность: P – parity) и т.п. Например, если число, получившееся в результате операции вычитания ка- ких-то чисел, равно нулю, то сразу после такой операции в регистре FR будет установлен Z1. В противном случае этот бит будет сброшен Z0.

Состояния признаков служат условиями для команд условных ветвлений. Признак переноса может быть операндом в операциях АЛУ.

Программный счѐтчик (PC – Programming Counter) – счѐтчик команд программы. Содержит всегда адрес той ячейки основной памяти, из которой будет считываться команда следующая за текущей выполняемой в данный момент командой.

Регистр команд (IR – Instruction Register) – регистр, в который прини-

мается считанная из памяти команда программы. Эта команда хранится в регистре IR во время пока идет ее дешифрация и выполнение.

Стек процессора

Стек относится к типу памяти с упорядоченным по определѐнным правилам последовательным доступом, который будет отдельно рассмотрен далее. В случае стековой организации адрес не требуется каждый раз заранее определять, поскольку его автоматическое формирование в регистре указателя стека SP (Stack Pointer) обусловлено самим механизмом стека.

Стеком называется структура данных, в которой новый элемент всегда записывается в ее начало (вершину) и очередной читаемый элемент также всегда выбирается из ее начала. Это соответствует принципу LIFO – Last Input First Output – "последним пришел – первым вышел". При каждой записи происходит заполнение стека на 1, при каждом чтении происходит освобождение области стека на 1.

Классический пример стековой организации доступа к структуре данных – магазин пистолета. Данные там – патроны, хранящиеся в патроннике (эквивалент памяти). Новый патрон помещается в патроннике только на место ближайшее к выходу. Когда он вставляется в патронник остальные, ранее загруженные патроны, продвигаются далее на одно место от выхода. Когда пистолет выстреливает сначала отправляется патрон ближайший к выходу (то есть помещѐнный в патронник последним), остальные при этом продвигаются в патроннике на одно место к выходу. Следующим будет выстреливать патрон, помещѐнный в патронник предпоследним.

Стек активно использует процессор, когда возникает необходимость быстро сохранить в памяти содержимое его регистров и быстро вернуть это содержимое назад. Например, при переключениях процессора на выполнения подпрограмм.

Адрес при обращении к стековой памяти всегда берѐтся из регистра SP, который именуется указателем стека. При записи очередного байта в стек адрес в SP непосредственно перед операцией автоматически изменяется на 1 в одну сторону, а при чтении адрес в SP автоматически изменяется на 1 в дру-

13

гую сторону сразу после чтения.

Примеры работы стека в микро-ЭВМ с процессором 8080 при выполнении команд записи регистров в стек и чтения из стека в регистры приведѐн на рис. 2.2.

0. Исходное состояние

1. Процессор выполнил команду

записи в стек PUSH B:

Микропроцессор

1) SP à SP-1;

Микропроцессор

2) M(SP) àB;

D

XX

D

XX

3) SP

à

SP-1;

E

XX

E

XX

4) M(SP) àC.

B

25

B

25

C

F3

C

F3

Стек

Стек

SP

1FFD

….

XX

SP

1FFF

….

XX

….

XX

….

XX

1FFB

XX

1FFB

XX

1FFC

XX

1FFC

XX

Вершина

1FFD

F3

1FFD

XX

1FFE

25

1FFE

XX

Вершина

1FFF

XX

1FFF

XX

	2. Процессор выполнил команду
		чтения стека POP D:
	Микропроцессор		1) M(SP) à E;
			2) SP àSP+1;
	D	25
			3) M(SP) à D;
	E	F3
			4) SP àSP+1.
	B	25
	C	F3	Стек
	SP	1FFF	….	XX
			….	XX
			1FFB	XX
			1FFC	XX
			1FFD	F3
			1FFE	25
		Вершина	1FFF	XX

Рис. 2.2. Пример работы стека процессора 8080.

Алгоритм работы процессора Микропроцессор функционирует следующим образом (рис. 2.3).

14

Начало

1

PC 0

2

IR M(PC)

Сразу после сброса программный счѐтчик обнуляется

В регистр команд из памяти, указанной PC читается код команды

	3		Дешифрация команды: определение
		DC_IR	N – количества байтов в составе
			команды; J – признака команды
			ветвления (J =1 )
+		4
		N=1	В команде только один байт ?
		–
		5
		LD_IR	Чтение оставшихся N-1 байтов команды
			из следующих по порядку ячеек памяти
			Формирование в програмном счѐтчике
			адреса следующей команды
+	6		Признак обнаружения команды
		J=1
			ветвления установлен?
	7	–
	PC PC+N		Новый адрес зависит от длины текущей
			команды
8
PC Adr_J			Адрес ветвления ADR_J, определѐнный
			в команде помещается в PC

9

EXE_IR

Выполнение текущей команды

10

В регистр команд из памяти, указанной

IR M(PC)

PC читается код следующей команды

……………………...

Интерпретация следующей команды

Рис. 2.3. Блок-схема алгоритма работы процессора.

15

В исходном состоянии процессор оказывается после подачи на соответствующий вход управляющего сигнала RESET (Сброс). Перевод в исходное состояние сопровождается очищением всех регистров процессора. Процессор начинает выполнять свои функции по интерпретации команд исходной программы. Генератор синхронизации тактирует начало каждой из выполняемых последовательно элементарных операций.

Сначала процессор принимает команду из памяти. Для этого он устанавливает на линиях адреса текущее содержимое счетчика команд PC. Затем логика управления шиной формирует сигнал стробирования чтения. Этот сигнал инициирует память на дешифрацию адреса, установленного на линиях адреса. Обнаруженная ячейка выдает свое содержимое на линии данных. А процессор это содержимое воспринимает как код команды. Этот код команды процессор принимает к себе в регистр команд IR.

Далее процессор дешифрирует (распознаѐт) принятую команду. При этом он устанавливает, прежде всего, из скольких байтов эта команда состоит. Если команда содержит не один байт, то процессор далее выполняет чтение оставшихся байтов из памяти. Адресуясь к следующим по порядку ячейкам памяти. В зависимости от характера текущей команды дополнительные ее байты процессор принимает в соответствующие регистры.

Зная из скольки байт состоит только что принятая команда и предполагая что следующая команда должна быть размещена в памяти непосредственно сразу после текущей, процессор теперь уже может определить адрес следующей команды путѐм прибавления к текущему значению PC числа N равного количеству байт в текущей команде: PC  PC + N

Исключением из этого правила являются случаи когда текущая команда является командой ветвления (перехода) в программе. Какой бы ни была команда ветвления она должна определять адрес ветвления. Именно он и будет помещѐн в PC в качестве адреса следующей команды.

Затем процессор переходит к выполнению текущей команды. На этом этапе действия процессора зависят от специфики команды. По окончании выполнения текущей команды процессор, аналогичным образом, интерпретирует следующую команду. Ее адрес он берѐт из регистра PC.

Таким образом, последовательно интерпретируя команды программы процессор работает пока не встретит команду, предписывающую ему остановиться, или же пока не получит один из внешних сигналов RESET, INT или

HOLD.

Управление прерываниями Логика управления прерываниями представлена на рис. 2.4.

16

Процессор выполняет основную программу

Произошло событие во внешнем устройстве à интерфейс сформировал запрос прерывания процессора INT

INT

Процессор продолжает основную программу

Процессор				По завершении обслуживания
переключается на				прерывания, процессор,
подпрограмму				прочитав из стека адрес ухода
обслуживания				из основной программы,
прерывания, запомнив				возвращается в основную
в стеке место ухода из				программу
основной программы

Процессор выполняет подпрограмму обслуживания прерывания

Рис. 2.4. Работа механизма прерываний процессора.

Она делает возможным управление ходом выполнения программы по инициативе внешних устройств. Предполагается, что когда внешнему устройству требуется от микро-ЭВМ выполнения каких-то конкретных действий, можно эти действия представить в виде подпрограммы и заранее записать в основной памяти. А в нужный момент сформировать через интерфейс сигнал INT запрос прерывания процессора. Реагируя на этот сигнал, процессор будет прерывать выполнение текущей программы на команде, которая следовала за текущей командой. И вместо интерпретации этой следующей команды процессор, запомнив еѐ адрес в стеке, перейдѐт к началу подпрограммы обслуживания запроса прерывания. Выполнив еѐ, дойдѐт до последней команды, которая обеспечит возврат из стека обратно в PC, адреса очередной команды прерванной программы.

Управление прямым доступом

Логика управления прямым доступом предназначена для предоставления возможности внешнему устройству, отключать процессор от управления системной шиной, брать это управление на себя. И получать доступ к устройствам этой шины для обмена данными с ними, т.е. выполнять захват шины. Инициируется захват шины с появлением сигнала HOLD, продолжается пока HOLD активен и завершается с его снятием.

17

Архитектурные принципы и типы архитектур микро-ЭВМ

Каждая микро-ЭВМ, строго говоря, уникальна по своей архитектуре. Вместе с тем, существуют общие архитектурные принципы и типа архитектур микро-ЭВМ, по-разному реализующие эти принципы.

Архитектурные принципы построения микро-ЭВМ

Микро-ЭВМ строятся на основе следующих концептуальных принципов. Линейное пространство памяти. Память логически представляется как совокупность ячеек, которым последовательно присваиваются линейно на-

растающие номера, именуемые адресами: 0, 1, 2 …

Последовательное выполнение программ. Процессор выбирает из па-

мяти команды строго последовательно. Для изменения прямолинейного хода выполнения программы или осуществления ветвления необходимо использовать специальные команды. Они называются командами условного и безусловного переходов.

Принцип микропрограммирования. Суть этого принципа заключается наличии управляющей памяти с набором для каждой команды действийсигналов, которые нужно сгенерировать для физического выполнения машинной команды.

Принцип хранимой программы. Определяет как организована память программ и как она соотносится с памятью данных.

Принстонская и Гарвардская типы архитектур микро-ЭВМ Согласно концепции Принстонской архитектуры (архитектура фон

Неймана) коды программы и еѐ данные находятся в одном общем адресном пространстве памяти. Для процессора нет принципиальной разницы между данными и командами. Данные и машинные команды находятся в едином пространстве памяти в виде последовательностей нулей и единиц. Разделение областей – задача логическая и решается программой. По Принстонской архитектуре строились первые микро-ЭВМ. Главные еѐ достоинства:

экономичность расходования памяти, гибкость в распределении пространства памяти простота работы с памятью.

Недостатки Принстонской архитектуры:

ограничение объѐма памяти из-за необходимости в одном пространстве размещать и программы и данные;

опасность наложения областей друг на друга, снижающая надѐжность системы.

Микро-ЭВМ Гарвардской архитектуры отличает другой подход к организации памяти программ: память программ и память данных организованы на физическом уровне отдельно и их адресные пространства не могут пересекаться. Они появились как альтернатива, устраняющая главные недостатки

18

Принстонской архитектуры. Физическое разделение даѐт возможность при сохранении количества адресных линий удвоить общий объѐм памяти.

Типы архитектур и системы команд микропроцессоров

По архитектурному признаку, характеризующему систему команд микропроцессоров, различают следующие три типа главных архитектурнообразующих элементов микро-ЭВМ:

CISC (Complex Instruction Set Computer) – процессоры с полным ком-

плектом команд;

RISC (Reduced Instruction Set Computer) – процессоры с сокращѐнным набором команд;

VLIW (Very Long Instruction Word) – процессоры с очень длинными словами команд.

Расширение количества команд процессора имеет две стороны. С одной

– это приводит новым возможностям реализации алгоритмов и упрощает программы. С другой стороны расширение количества команд ведѐт к усложнению логики процессора, отвечающей за дешифрацию и выполнение этих команд. Усложнение процессора ведѐт, одновременно, и к его удорожанию и к замедлению скорости интерпретации команд.

Исторически, сначала появились процессоры архитектуры CISC, которая до сих пор считается классической. Затем, в борьбе за повышение производительности, начались эксперименты с сокращением системы команд. Эти эксперименты привели к положительным результатам. Так возникла архитектура RISC.

В RISC процессорах:

исключены редко применяемые команды; форматы команд предельно унифицированы (например, все команды

размером по 4 байта); резко уменьшено количество методов адресации (например, остались

только регистровая и непосредственная); значительно увеличено количество рабочих регистров процессора.

В последнее время (с 2000 года) появились VLIW –процессоры, особенностью которых является применение очень длинных команд (16 и более байт). Отдельные поля длинной команды определяют подлежащие выполнению операции, которые предполагается выполнять одновременно в нескольких операционных устройствах процессора. Таким образом, очень длинная команда определяет сразу несколько операций. VLIW –процессоры считаются перспективными в приложениях, требующих максимальной производительности процессора.

Классификация микропроцессоров

Микропроцессоры могут быть отнесены к различным типам и группам по определенным классификационным признакам:

19

по числу и составу микросхем образующих процессор; алгоритму функционирования управляющей части; по назначению; по виду обрабатываемых входных сигналов;

по характеру временной организации; по количеству выполняемых программ.

Классификация микропроцессоров по числу образующих его микросхем

По числу микросхем составляющих микропроцессоры последние можно разделить на две группы:

однокристальные; многокристальные.

Однокристальным можно считать микропроцессор все основные функциональные элементы которого размещены в одном корпусе (кристалле).

Многокристальным считается микропроцессор, основные структурные элементы которого реализованы на отдельных микросхемах. Структурные элементы получают в результате деления структуры процессора одним из двух способов. В зависимости от способа такого деления различают многокристальные микропроцессоры:

модульного типа; секционного типа.

Элементы микропроцессора можно условно разделить три функциональные группы или части: операционная, управляющая, интерфейсная ( рис. 2.5).

Микропроцессор

Синхрогенератор

Арифметическо-логическое устройство

Рабочие регистры

(регистры общего

A (Accumulator)

FR (Flag Register)

назначения)

аккумулятор

регистр признаков

Операционная часть

Устройство управления

Устройство

PC (Programming counter)

микропрограммного

счѐтчик команд

управления

IR (Instruction Register)

Управляющая

регистр команд

память

SP (Stack Pointer)

указатель стека

Управляющая часть

Интерфейсная часть

Логика

Логика

Логика

управления

управления

управления

чтением/записью

прерываниями

захватом

Рис. 2.5. Функциональные части микропроцессора.

20

Операционная часть содержит в своем составе узлы, участвующие в хранении операндов, выполнении операций и хранении результатов операций.

Управляющая часть содержит в своем составе узлы процессора, которые хранят команды, адреса, дешифрируют команды и формируют по результатам дешифрации соответствующие внутренние сигналы для управления работой процессора.

Интерфейсная часть – содержит средства организующие взаимодействие процессора с устройствами, подключенными к шине (управление шиной).

Если микросхемы составляющие микропроцессор представляют из себя различные функциональные части микропроцессора представленные выше,

то такой микропроцессор называют многокристальным микропроцессором модульного типа.

С другой стороны, можно разделить процессор иначе – на секции и сделать его состоящим из некоторого числа микросхем-секций. Каждая секция содержит функциональные элементы однокристального микропроцессора. Но обеспечивает обработку не всех линий данных, а только части. Такой микро-

процессор называют многокристальным микропроцессором секционного ти-

па. Многокристальные секционные микропроцессоры имеют разрядность от 2–4 до 8–16 бит и позволяют создавать разнообразные высокопроизводительные процессоры ЭВМ.

Классификация микропроцессоров по алгоритму функционирования управляющей части

Алгоритм функционирования управляющей части может быть: жѐстким – в случае когда микропроцессор имеет фиксированную сис-

тему команд; гибким – в случае когда пользователю предоставлена возможность за-

мены микрокоманд процессора, записанных в управляющей памяти. Последнее называют микропрограммным управлением.

Классификация микропроцессоров по назначению

По назначению различают универсальные и специализированные процессоры. Универсальные процессоры рассчитаны на применение для решения широкого круга разнообразных задач.

Специализированные процессоры создаются для решения с максимальной эффективностью конкретных узких задач. Например:

арифметических операций (арифметический сопроцессор дополняющий универсальный компьютерный процессор);

битовых логических операций (битовый процессор); преобразования данных из аналоговой формы в дискретную и обратно.

Классификация по виду обрабатываемых входных сигналов

Процессоры подразделяются на цифровые и аналоговые.