Lektsii_mikroprotsessory

			61
Линии выбора строк		SL1	Запоминающий элемент
		ЗЭ11	T	С	ЗЭ12
	T	С
SL2
	T	ЗЭ21	T	С	ЗЭ22
		С
УР1	Усилитель-		УР2
	регенератор
TС1			TС2
			Общая линия
				данных
SС1			SС2
Линии выбора столбцов

Рис. 3.17. Запоминающие элементы DRAM.

Для реализации циклов регенерации в составе микро-ЭВМ необходимы соответствующие аппаратно-программные средства.

При чтении ячейки памяти кроме строки выбран еще и столбец. Транзисторные ключи выбора столбца TC и строки TL коммутируют выбранную ячейку на общую линию данных. И бит информации из ячейки принимается процессором. При записи всѐ происходит аналогично, меняется лишь направление потока информационного бита: от процессора через ключ столбца TC на УР и на конденсатор ячейки.

Микросхема динамического ОЗУ

Для примера рассмотрим далее структуру типичной микросхемы динамического ОЗУ емкостью 64Кбит (рис. 3.18). Запоминающие элементы такой микросхемы образуют матрицу из 256 строк и 256 столбцов.

62

Вданной микросхеме адреса строк и столбцов матрицы ячеек принимаются не одновременно, а последовательно. Сначала на адресные входы выставляется адрес строки. Его прием в регистр ALR стробируется сигналом RAS. Принятый адрес строки дешифрируется и выбирается одна из 256 строк. Конденсаторы элементарных ячеек выбранной строки коммутируются на свои усилители регенерации. Ячейки строки регенерируются. Затем на адресные входы выставляется адрес столбца. Его прием в регистр ACR стробируется сигналом CAS. 8-разрядный адрес столбца дешифрируется и выбирается одна из 256 ячеек выбранной ранее строки. Она коммутируется на общую линию данных. При этом направление потока информации между ячейкой и линией данных определяется сигналом WE, управляющим работой вентилей записи GW и чтения GR: WE = "1" – запись с линии DI в ячейку; WE = "0" – чтение из ячейки на линию данных DO.

Вциклах регенерации выполняется следующее.

Втечение всего цикла активен сигнал RAS, пассивны сигналы WE и CAS. Поэтому линия DO будет в высокоимпедансном состоянии.

			63
A0..A7					Строб приѐма
Адрес строки/столбца					адреса столбца
		Регистр адреса
			столбца		ACR	CAS
		Адрес столбца			(8)
Дешифратор столбца					DCc
2	8	= 256 выходов
Регистр			SC1	SC2	SC256
адреса строки
			SL1
			SL2
					Матрица
ALR		(8)	DCL	запоминающих
					элементов
					256×256

SL256

Строб приѐма						D
				Адрес
адреса строки		RAS
				строки

Буфер данных

GR

GW

WE

Cтроб записи/чтения

	DI	DO
Линия входных			Линия выходных
данных			данных

Рис. 3.18. Структура микросхемы DRAM.

В исходном состоянии на адресных входах – адрес 0-й строки. Он удерживается в течение времени цикла чтения tCY достаточного для регенерации ячеек строки (около 100 нс , зависит от характеристик микросхемы). Затем адрес инкрементируется. Выполняется регенерация следующей строки. И так далее для всех 256 строк. При tCY = 100 нс весь цикл регенерации займет

25,6 мкс.

64

Библиографический список к теме 5

1.Угрюмов Е. П. Цифровая схемотехника: Учеб. пособие для вузов. – СПб.: БВХ-Петербург, 2005. – 800 с.

2.Схемотехника электронных систем. Микропроцессоры и микроконтроллеры./ В. И. Бойко, А. Н. Гуржий, В. Я. Жуйков и др. – СПб.: БВХ-

Петербург, 2004. – 464 с.

3.Пухальский Г. И. Проектирование микропроцессорных устройств: Учебное пособие для вузов. – Санкт-Петербург, 2001 – 544 с.

4.Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088. Архитектура, программирование и проектирование микрокомпьютерных систем: / Пер. с англ. - М.: Радио и связь, 1987 – 512 с..

5.Полупроводниковые БИС запоминающих устройств: Справочник. / В.В. Баранов и др.; Под ред. А.Ю. Гордонова и Ю.Н.Дьякова М.: Радио и связь, 1986 - 360с.

Тема 6. Принципы организации интерфейсов внешних устройств

Общая характеристика внешних устройств и интерфейсов

Часть элементов микро-ЭВМ подключается прямо к системной шине. Микропроцессор управляет ими непосредственно командами из состава своей системы команд. Они считаются внутренними устройствами микро-ЭВМ.

Внешние устройства, напротив, не имеют общих сигнальных линий с системной шиной. Для управления ими требуются специальные наборы команд. Причем, для каждого внешнего устройства нужен специфичный набор команд, позволяющий реализовать специфичный для этого устройства набор функций.

Для того, чтобы организовать управление внешним устройством от микропроцессора, необходимы специальные программно-аппаратные средства.

Они называются интерфейсом внешнего устройства.

Интерфейсы многообразны, сильно отличаются друг от друга. Их особенности связаны с особенностями как микропроцессоров, управляющих системной шиной, так и внешних устройств для которых интерфейсы являются средствами сопряжения. Вместе тем, любой типовой интерфейс должен както обеспечивать:

содной стороны, возможность взаимодействия с процессором по линиям шины микро-ЭВМ и в системе команд процессора;

сдругой стороны, возможность взаимодействовать с внешним устройством по линиям связи с ним и в системе команд управления данным внешним устройством.

Набор команд процессора для управления с внешними устройствами ограничен и универсален. Процессор может только обмениваться байтами данных с внешними устройствами, а для управления внешним устройством

65

требуется большее количество команд и они специфичны для конкретного внешнего устройства.

Рассматривая микро-ЭВМ как на средство управления, его внешнее устройство считают объектом управления. Взаимодействие процессора с внешним устройством через обмен байтами есть осуществление микропроцессорного управления объектом.

Для эффективного решения такой задачи типичный интерфейс должен выполнять следующие функции:

обеспечивать буферное хранение данных, выводимых из микро-ЭВМ во внешнее устройство;

обеспечивать буферное хранение данных, вводимых в микро-ЭВМ от внешнего устройства;

хранить и выдавать процессору информацию о своѐм состоянии (а значит и о состоянии внешнего устройства);

принимать от процессора и интерпретировать байты как команды управления внешним устройством;

инициировать прерывания процессора в случаях необходимых внешнему устройству;

иметь возможность взятия управления системной шиной на себя, захвата еѐ у процессора и прямого доступа к памяти и другим интерфейсам.

Контроллер интерфейса можно считать подсистемой более нижнего уровня управления, имеющей свои процессор, память, средства сопряжения с внешним устройством. Эта подсистема, как и другие интерфейсы, подчинена процессору микро-ЭВМ. Получается централизация управления и поэтому процессор микро-ЭВМ называют центральным процессором.

Контроллер интерфейса, в общем случае, представляет собой какую-то электронную схема. Часто она реализуется на основе одной микросхемы. Пример типичного контроллера интерфейса в составе микро-ЭВМ с центральным процессором 8080 приведѐн на рис. 3.19.

Сброс схемы контроллера в исходное состояние выполняется сигналом RESET. Этот сигнал является общим для процессора и всех интерфейсов мик- ро-ЭВМ.

Сигнал на выходе IRQ контроллера формируется его логикой в случаях когда требуется обеспечить прерывание процессора (центрального) для переключения на действия по обслуживанию внешнего устройства. Поэтому сигнал является запросом прерывания процессора и коммутируется на линию

INT.

Процессор обращается к контроллеру в машинных циклах ввода и вывода. В цикле ввода при выполнении команды IN Port производится приѐм в процессор содержимого выбранного регистра Port контроллера. В цикле вывода при выполнении команды OUT Port производится пересылка байта из процессора в выбранный регистр Port контроллера. В этих случаях адрес регистра указанный в команде выставляется на адресные линии и дешифриру-

66

ется. Причѐм, старшие биты адреса кодируют микросхему контроллера и дешифрируются внешним дешифратором DC, обеспечивающим выбор микросхемы контроллера. В то же время младшие биты адреса кодируют регистр из состава регистров выбранного контроллера и дешифрируются внутренним дешифратор контроллера, обеспечивая выбор требуемого регистра.

Регистры контроллера подразделяются на: управляющие регистры; регистры данных.

Управляющие регистры включают в себя регистр команд IR (Instruction Register) и регистр состояния SR (Status Register). Они предназначены для программного управления функционированием контроллера.

Регистр IR рассчитан для записи в него команд:

выбирающих режим работы контроллера (стратегию поведения); осуществляющих оперативное управление его функционированием

(тактику поведения в рамках выбранной стратегии).

67

Шина адреса

A0..A7

Адрес регистра

Контроллер интерфейса

A0..A2

A0

...

(3)

A2

A3..A7

DC

A0

CS _ M0

(5)

0

CS

...

CS _ M1

Адрес

A4

1

DR

микросхемы

...

Регистр данных

&	E	31 CS _ M31
			IR
		Сброс	Регистр команд

RESET

SR

Запрос

прерывания

INT

IRQ

SR

Регистр состояния

Строб ввода

IORD

OE

Логика управления

IOWR

WE

чтением/записью

D0..D7

Строб вывода

(8)

D0..D7

Буфер

данных

Шина данных

Внешнее устройство

Рис. 3.19. Типичный контроллер интерфейса: структура и подключение к шине.

Регистр SR содержит в составе биты, характеризующие состояние внешнего устройства и его контроллера. Благодаря этому появляется возможность программной оценки и учѐта их состояния в процессе управления. Один из битов обычно характеризует факт наличия во внешнем устройстве события, требующего прерывания от центрального процессора. Поэтому он связан с выходным сигналом IRQ.

Регистр данных DR (Data Register) предназначен для буферного хранения данных в процессе обмена информацией между внешним устройством и процессором.

68

Регистров одного типа может быть не один (как в примере на рисунке), а несколько. Количество регистров каждого из типов, а также адресация к ним определяются особенностями конкретного контроллера.

Применяются три основных способа обмена данными между устройствами микро-ЭВМ:

программный обмен; обмен через прерывание центрального процессора;

обмен в режиме прямого доступа.

Способы обмена определяют возможности по выбору стратегии для микропроцессорного управления объектом.