Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
УК и ПУСТ 18-33.docx
Скачиваний:
4
Добавлен:
08.09.2019
Размер:
231.28 Кб
Скачать

20 Электронная управляющая система эатс ф

ЭАТС Ф построена по модульному принципу с распределенным управлением, что обеспечивает высокую живучесть системы. В состав станции входит определенное количество блоков, каждый из которых выполняет свою часть функций по обслуживанию соединения. Каждый блок управляется собственным центральным процессорным устройством ЦПУ( или центральным процессором модернизированным ЦПМ).

ТЭЗ ЦПУ представляет собой универсальное устройство управления, работающее по заранее записанной программе. Программа работы ЦПУ зависит от места его применения.

ТЭЗ ЦПУ входит в состав блоков КВМ, КВИ, КТЭ, КСУ, КТЭК, КВК.

ТЭЗ ЦПУ включает в себя микропроцессор, выполненный на основе однокристального микропроцессора TS80C186EB20 INTEL.Тактовая частота микропроцессора составляет 8 или 16МГц. Микропроцессор выполняет все арифметико – логические операции и формирует управляющие сигналы.

По мультиплексированной шине адрес – данные AD(0-15) и по шинам адреса и состояния, а также сигналами выборки и управления микропроцессор связан со следующими узлами, входящими в структуру ТЭЗа ЦПУ (рисунок 1): узлом регистра адреса и состояния; узлом памяти; узлом управления и индикации; узлом параллельного порта; узлом внешних связей; узлом стыка с ПЭВМ.

Кроме того, на ТЭЗе находятся следующие узлы: схема формирования сигнала «СБРОС»; схема управления режимом работы блоков; узел сравнения адреса.

Узел регистра адреса и состояния, из мультиплексированной шины адрес-данные AD(0 - 15), а также из шины адреса и состояния запоминает разряды адреса обращения микропроцессора к ячейкам узла памяти и другим блокам станции .

Узел памяти предназначен для хранения рабочих программ и результатов их работы. Содержит три памяти: оперативную память (ОЗУ) емкостью 256Кб, постоянную память (ПЗУ) емкостью 64Кб или 128Кб и постоянно-переменную память (FLASH) емкостью 64Кб.

В ПЗУ хранятся рабочие программы. В зависимости от места применения ТЭЗа в него устанавливается соответствующая ПЗУ.

FLASH представляет собой энергозависимую память, которая допускает производить чтение, запись и электрическое стирание хранящейся в ней информации в процессе работы АТС.

Для выбора соответствующей памяти микропроцессор вырабатывает сигналы “LC”, “US” и “FCS”. Программирование их значений производится при начальной установке микропроцессора. На микросхеме D19/3,6 реализована схема раздельной записи в ОЗУ и FLASH старшего и младшего байтов информации.

Узел управления и индикации имеет три порта: порт А, порт В , порт С. В зависимости от места применения ТЭЗа ЦПУ меняется назначение портов, и, соответственно, меняются режимы их работы (по-разному программируются). Исключение составляет порт В, который работает на вывод индикации контрольных точек рабочих или диагностических программ. Для отображения этой информации узел индикации включает в себя восемь светодиодов, расположенных на лицевой панели ТЭЗа ЦПУ.

Порт А служит для обмена информацией между основным и резервным процессорами в блоках КВИ. В основных процессорах блоков КВИ порт А программируется на передачу, а в резервных - на прием.

Порт С в блоках КТЭ, КТЭВ применяется для управления ТЭЗом ИЗМ. В этом случаях порт программируется на передачу.

Узел параллельного порта предназначен для организации связи процессора технической эксплуатации с остальными блоками АТС. Он также имеет три порта:

- порт А - двунаправленная шина данных, по которой происходит запись / чтение информации с шины данных;

- порт В - шина данных, работающая на передачу. По ней передается адрес выбираемого процессора. Максимальное количество процессоров, которые можно подключить - 64 (четыре группы по 16 процессоров). В блоках КВИ, КВМ, КСУ данный порт не работает;

- порт С - порт управления. Служит для организации интерфейса, взаимодействия между процессорами.

Узел стыка с ПЭВМ предназначен для организации связи ТЭЗа ЦПУ с ПЭВМ. С помощью этого узла происходит управление работой АТС, проведение диагностических работ, как на всей АТС, так и на конкретно выбранном блоке АТС, а также наблюдение за работой АТС. Для станций необслуживаемого типа этот узел служит для подключения модема, который позволяет наблюдать за работой АТС из другого места

Микропроцессор имеет встроенный порт последовательного интерфейса RS 232, по которому осуществляется связь с ПЭВМ. Скорость обмена и режим работы порта устанавливаются программным путем при начальной установке микропроцессора. В состав узла входят микросхемы - преобразователи напряжений: передатчики сигналов “NDX” и “DTR и приемник сигналов “RXD“, “DCD”, “RI”. Прием информации осуществляется по цепи RXD, передача - по цепи TXD. Обмен строится по принципу директив, которые указывают, что необходимо выполнить микропроцессору.

Схема формирования сигнала “СБРОС” предназначена для запуска микропроцессора после включения электропитания при нажатии кнопки СБРОС (“S1”) на лицевой панели ТЭЗа, при поступлении внешнего сигнала “RST” на контакт XY:C9, а также при поступлении сигнала программного сброса на контакт XZ:С32 из блока КТЭ при совпадении заданного адреса сброса с адресом ЦПУ. Также с помощью этой схемы предусматривается трансляции программных сбросов ( "SBRCPU" и "SBRPTE") в другие блоки АТС.

Узел сравнения адреса предназначен для адресации ТЭЗ ЦПУ, стоящих в блоках КВИ, КВМ, КСУ. В этом узле происходит сравнение адреса обращения с адресом ЦПУ, который задается перемычками на монтаже по месту установки ЦПУ. При их совпадении разрешается работа параллельного порта и программного сброса.

ТЭЗа ЦПУ в систему управления АТСЭФ входит ТЭЗ ФСУ (формирователь сигналов управления). Он вырабатывает сигналы управления ТЭЗом АК4, осуществляет чтение точек сканирования абонентских комплектов и включает подачу вызывного сигнала. Кроме того, ТЭЗ ФСУ осуществляет преобразование речевых сигналов в цифровой форме от 16 ТЭЗ АК4 (60 абонентских комплектов АК) в два внутренних тракта ИКМ для работы с коммутационной системой модульного процессора (М), построенного на блоке КВМ. Он входит в состав блоков БАЛ1, САК1, САК2, БФСЛ1.