- •1.Структура эвм процессор память модули сопряжения
- •2. Системы счисления. Основные системы счисления, разряд числа.
- •Биномиальная система счисления
- •3.Позиционная система счисления
- •4. Перевод чисел в различных системах счисления
- •5. Выполнение машинных операций сложения и вычитания.
- •6. Выполнение операций умножения и деления в двоичной системе счисления.
- •7.Представление чисел с плавающей точкой
- •8. Организация записи разряда числа. Триггер. Синхронные и асинхронные триггеры.
- •9.Арифметические операции с плавающей точкой
- •10. Логические функции. Основные понятия.
- •11.Функций от одной переменной
- •12. Булевы функции двух переменных – дизъюнкция, конъюнкция, неравнозначность.
- •13.Булевые функции двух переменных отрицание отрицания импликации…
- •14. Булевы функции двух переменных: импликация, стрелка Пирса, штрих Шеффера.
- •15. Основные зависимости между булевыми функциями.
- •16. Основные законы булевой алгебры.
- •18. Совершенные нормальные формы. Порядок приведения к сднф и скнф.
- •19.Карта Карно
- •20. Представление логических функций в алгебре Жегалкина.
- •21.Логические элементы
- •22. Логические схемы. Порядок построения логических схем.
- •23.Порядок построения многовыходных логических схем
- •24. Построение комбинационных схем для частично-определенных функций.
- •25. Основные комбинационные устройства: одноразрядный полусумматор и сумматор.
- •26. Реализация логических схем в различных базисах.
- •27. Организация переноса в сумматорах. Сумматоры с последовательным и параллельным переносом.
- •29. Организация суммирования чисел: параллельный и последовательный способ.
- •30. Запись чисел в прямом, обратном и дополнительном коде. Использование сумматоров для вычитания.
- •31. Организация построения сумматоров: сумматоры с групповым и условным переносом.
- •32. Организация построения сумматоров: сумматоры со сквозным переносом, накапливающие сумматоры.
- •33. Основные комбинационные устройства: одноразрядный полувычитатель и вычитатель.
- •Объединенная схема одноразрядного комбинационного сумматора-вычитателя
- •35. Матричные умножители двоичных чисел.
- •37. Методы ускоренного умножения.
- •38.Деление двоичных чисел с восстановлением и без восстановления остатка.
- •39. Основные комбинационные устройства: мультиплексоры и компараторы.
- •40. Основные комбинационные устройства: демультиплексоры и дешифраторы.
- •41.Организация памяти эвм. Виды зу, их характеристики.
- •43.Регистры
- •44.Оперативная память эвм.
- •45.Организация работы триггеров. Rs-, d-, t-триггеры.
- •46.Постоянная память эвм.
- •47.Двоичные счетчики
- •49.Счётчики и делители частоты
22. Логические схемы. Порядок построения логических схем.
Логические схемы – физ. устройства, реализующие функции математической логики
Правило построения логических схем:
Определить число логических переменных.
Определить кол-во базовых логических операций и их порядок.
Изобразить для каждой логической операции соответствующий ей базовый логический элемент.
Соединить логические элементы в порядке выполнения логических операций.
23.Порядок построения многовыходных логических схем
При проектировании схем, выполняющих ту или иную логическую функцию, необходимо обеспечить минимизацию аппаратных затрат на реализацию этих схем, а также во многих случаях необходимо сократить номенклатуру используемых логических элементов. Последнее требование реализуется путем выбора соответствующей системы элементов. В настоящее время основные серии интегральных логических схем включают в себя элементы, составляющие некоторый функционально полный логический базис, а также дополнительные элементы, реализующие часто встречающиеся логические функции [1]. В качестве функционально полных базисов используются, как правило, одноэлементные базисы "И-НЕ" либо "ИЛИ-НЕ".
Рассмотрим этапы проектирования комбинационных логических схем на одноэлементном базисе "И-НЕ" без использования каких-либо дополнительных логических элементов на примере проектирования одноразрядного комбинационного сумматора. Такой сумматор является основой построения многоразрядной суммирующей схемы, выполняющей операции над числами, представленными в том или ином коде.
Пример выполнения операции суммирования чисел, представленных в обратном коде:
Xок=0.1011
Yок=1.0110
+0.1011
1.0110
+1.0.0001
_______1
0.0010
Из примера видно, что в каждом разряде происходит суммирование соответствующих разрядов операндов и переноса, поступающего из предыдущего разряда (для младшего разряда – циклический перенос из знакового разряда). При этом вырабатывается значение суммы в этом разряде и перенос в следующий разряд.
Условно-графическое обозначение элемента, выполняющего эти действия, приведено на рис. 13.4.
Этап 1. Представление функции, выполняемой проектируемой схемой, в каноническом виде, то есть в виде таблицы истинности или одной из совершенных нормальных форм записи. Обычно на этом этапе функцию легче описать таблицей истинности. Так как проектируется двухвыходнаялогическая схема, то необходимо представить таблицу истинности для каждого ее выхода
Этап 2. Минимизация логической функции. На этом этапе можно использовать любые методы минимизации [5]. Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции.
Этап 3. Перевод функции в базис, в котором будет строиться схема.
Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции.