3.2 Интегральные микросхемы памяти

Характеристики и широкие возможности современных микроЭВМ во многом определяются достижениями микроэлектроники в создании больших интегральных микросхем запоминающих устройств (БИС ЗУ). Микросхемы памяти ориентированы на построение внутренних запоминающих устройств, которые должны обеспечить долговременное хранение информации и оперативное (соизмеримое по времени с циклом работы процессора) ее изменение и/или считывание. Классификация БИС ЗУ приведена на рис. 3.4. Возможности микросхем памяти определяются тремя группами ха­рактеристик: функциональными, схемотехническими и эксплуата­ционными. К первой группе относятся:

функциональное назначение — основное назначение микросхемы, например, для построения постоянных ЗУ, сверхоперативных ЗУ, оперативных ЗУ, видеопамяти для графических дисплеев;

информационная емкость (capacity) — максимальное количество хранимой в БИС информации (измеряется в битах, Кбит или Мбит);

организация БИС — разрядность информационного кода, который можно одновременно записать или считать из микросхемы. Например, БИС ЗУ емкостью 64 Кбит может иметь организацию 16К4 (4-разрядное слово) или 8К8 (8-разрядное слово);

время обращения (access time) — характеризует временные затраты на выполнение операций чтения/записи с БИС;

энергопотребление — электрическая мощность (или ток), которую БИС потребляет от источников питания. Обычно указывает­ся энергопотребление в активном режиме (БИС выбрана и операции чтения/записи выполняются) и в режиме хранения (БИС не выбра­на, чтение и запись невозможны).

Перечень схемотехнических и эксплуатационных характеристик интегральных схем памяти практически совпадает с соответствующими характеристиками микропроцессоров (параграф 2.1). Все БИС ЗУ, используемые в микропроцессорных вычислителях, стро­ятся на базе nМОП или КМОП технологий (или их усовершенствованных модификаций) с обязательной совместимостью входных и выходных сигналов с ТТЛ уровнями.

Рассмотрим следующие запоминающие устройства.

Постоянные запоминающие устройства. Постоянные запомина­ющие устройства (ПЗУ, read only memory, ROM) предназначены для воспроизведения неизменяемой информации, заносимой в схе­му специальным образом. В ПЗУ, как правило, записываются системные программы широкого назначения, таблицы, которые не­обходимо постоянно хранить в памяти микроЭВМ. Важно, что при отключении электропитания информация в БИС ПЗУ сохраняется и становится доступной сразу после его включения. ПЗУ подразде­ляются на:

программируемые изготовителем (истинные) ПЗУ. Запись информации в такие элементы выполняется изготовителем схемы по заказу и спецификациям пользователя;

однократно программируемые ПЗУ (ППЗУ, programmable ROM — PROM). С помощью специального устройства (программатора) пользователь имеет возможность самостоятельно записать в БИС информацию. Изменить занесенные в ППЗУ коды невозможно;

перепрограммируемые (стираемые, репрограммируемые) ПЗУ (СППЗУ, РПЗУ, reprogrammable, erasable PROM — EPROM). Допускают стирание записанной информации и повторное ее зане­сение с помощью программаторов, стирание можно осуществить электрически (ЭСППЗУ, electrically erasable — EEPROM) или с помощью ультрафиолетовых лучей (УФ СППЗУ, ultraviolet erasable — UVEPROM).

Основные функциональные характеристики современных БИС ПЗУ приведены в табл. 3.2 (по материалам [2.8]). Следует отметить, что разработчики и производители микропроцессорных вычислительных систем в последние годы склоняются к предпочтительному использованию СППЗУ. Это вызвано невозможностью гарантиро­вать стопроцентную безошибочную работу программного обеспече­ния, и, следовательно, к возможности выбросить массу заказных БИС ПЗУ или записанных БИС ППЗУ.

Рассмотрим 1 Мбит СППЗУ с электрическим стиранием и программированием типа Аm27С1024 фирмы Advanced Micro Devices [2.8]. Память организована в 64 К шестнадцатиразрядных слов, что полностью соответствует двум сегментам МП 8086. Микросхема выполнена по КМОП технологии на кристалле площадью 52 мм² и размещается в пластмассовом корпусе типа DIP с 40 выводами. Упрощенная структура БИС показана на рис. 3.5. Основой ПЗУ является 16-разрядная матрица запоминающих элементов (каждый площадью 20,25 мкм²), состоящая из 128 столбцов и 512 строк. Пол­ный 16-разрядный адрес A₁₅ — А₀ разделен на два поля: адрес столб­ца А₆ —A₀ и адрес строки A₁₅—А₇. С помощью дешифраторов строк и столбцов код, поступающий по адресным входам, определяет одно слово из 64 К возможных. Информационный код из ПЗУ вы­дается по двунаправленным линиям данных D₁₅ —D₀ с тремя состояниями.

Низкий активный уровень сигнала на входе выборки кри­сталла CS (chip select) включает буфер ввода-вывода данных и пере­водит схему в активное состояние. В этом режиме с задержкой 170 нc после установления адреса на входах А₁₅—А₀ на выходах D₁₅—D₀ формируется код, записанный в выбранную ячейку памя­ти. Для выполнения операции чтения не требуется никакой син­хронизации. В активном режиме при работе с частотой 5 МГц БИС потребляет ток 50 мА и рассеивает мощность 50 мВт. В пассивном (невыбранном) режиме рассеиваемая мощность падает в 50 раз (ток питания 1 мА).

В режим программирования БИС переводится высоким уровнем сигнала на входе PR и подачей специального питающего напряжения величиной 10,5 В. В этом режиме линии данных настраиваются на прием записываемого кода. Длительность программирующего импульса на входе PR составляет 0,5 мс, что позволяет заполнить весь кристалл за 50 с. В СППЗУ легко размещается полный текст достаточно мощной операционной системы (ОС) со всеми программами поддержки. Включение такой ОС на кристалле в состав микроЭВМ резко снижает требования к емкости внешних запоминающих устройств и повышает производительность системы в целом.

Оперативные запоминающие устройства. Большие интегральные схемы для построения ОЗУ получили название схем запомина­ющих устройств с произвольной выборкой (ЗУПВ, random access memory — RAM). Они обеспечивают режимы записи, хранения и считывания информации. В работе полупроводниковых ЗУПВ есть две существенные особенности. При чтении информации она оста­ется в БИС неизменной, т. е. допускается многократное считывание кода без его восстановления. Однако, если отключить электропита­ние, хранимые данные безвозвратно разрушаются. При подаче пи­тания на ЗУПВ в его ячейках появляются случайные коды, не не­сущие никакой информации. Можно указать два основных вида БИС ЗУПВ:

статические ЗУПВ (static RAM), способные сохранять записанную информацию пока микросхема подключена к источнику пи­тания;

динамические ЗУПВ (dynamic RAM — DRAM), время хранения информации в которых ограничено единицами миллисекунд, вследствие чего ее требуется периодически восстанавливать — регенерировать (refresh process). Это делается специальными встроенными или внешними схемами таким образом, чтобы процесс регенерации был, по возможности, «незаметен» для микропроцессора.

Типичные характеристики статических и динамических ЗУПВ приведены в табл. 3.3, 3.4, соответственно (по материалам [2.7, 2.8]). Сравнительный анализ таблиц показывает, что емкость дина­мических схем в среднем в четыре раза выше, чем статических. Однако они не выдерживают сопоставления по быстродействию (в 2—3 раза ниже) и по рассеиваемой мощности. Последнее особенно заметно для динамических ЗУПВ, выполненных по nМОП техноло­гии. Резкое снижение цен на динамические БИС, вызванное конкурентной борьбой, прогресс в создании высококачественных стати­ческих элементов заставили ряд ведущих фирм (Intel, Mostek) отказаться от дальнейшей разработки динамических ЗУПВ. Другие производители (особенно японские) продолжают исследования в этой области. Так, компания Texas Instruments объявила о выпус­ке КМОП динамических ЗУПВ емкостью 4 Мбит со временем доступа 150 не (а в режиме статической дешифрации столбцов 30 нc) и пло­щадью кристалла 8,9 мм².

Несмотря на указанные недостатки динамические ЗУПВ остаются в настоящее время основной элементной базой для построения ОЗУ в микроЭВМ. В качестве примера рассмотрим схему ДЗУПВ фирмы IBM, ориентированную на микропроцессорные применения. БИС емкостью 256 Кбит с аппаратно настраиваемой организацией (256К1, 128К2, 64К4) выполнена по усовершенствован­ной nМОП технологии на кристалле площадью 50 мм². Микросхема питается напряжением 5 В, в активном режиме рассеивает мощность 300 мВт, а в режиме хранения — 25 мВт, полностью совместима по входу-выходу с ТТЛ схемами. Структура прибора приведена па рис. 3.6. Информация хранится в 16 запоминающих матрицах ем­костью по 16 Кбит, состоящих из 128 строк и 128 столбцов. В микро­схеме имеется четыре буфера ввода-вывода, к которым подключено по 4 матрицы запоминающих элементов. Информация поступает в схему или выдается из нее по двунаправленным с тремя состо­яниями линиям D₃—D₀. Управляющие сигналы позволяют подключить буфер, и, следовательно, 64 Кбит памяти к соответ­ствующей линии данных. Тем самым можно устанавливать разряд­ность слова памяти. Если микросхема используется как память 256 К1, то все линии данных объединяются, а входы , используются для задания двух младших разрядов адреса. Если необходима организация 64 К4, то входы просто заземляются.

Шестнадцатиразрядный адрес разбит на два поля. Восемь старших разрядов задают адрес строки, а восемь младших — столбца. При обращении к БИС адрес строки и адрес столбца мультиплексируются на линиях адреса А₇—А₀, а их прием стробируется сигна­лами (row address strobe) и (column address strobe). Вы­полнение операций записи и чтения иллюстрируется рис. 3.7 (вхо­ды G₃—G₀ заземлены). Сначала на шину адреса подается адрес строки, который принимается в буфер БИС по спадающему фронту сигнала RAS. Принятый адрес дешифрируется и определяется одна из 128 строк во всех верхних или нижних матрицах (на рис. 3.6 — верхние). Затем подается адрес столбца, который фик­сируется по спадающему фронту . Дешифраторы столбцов вы­бирают один из 128 столбцов в левых или правых матрицах во всех четырех группах (на рисунке — левых). Таким образом, в каждой группе определяется уникальный бит, лежащий на пересечении выбранной строки и столбца. Тип операции (чтение или запись) задается сигналом .

При записи (см. рис. 3.7,а) низкий уровень сигнала W/R должен сопровождать появление на линиях данных кода для записи практически одновременно с адресом столбца. При чтении (см. рис. 3.7, б) сигнал должен быть высоким, по сигналу линии данных переходят из третьего состояния в активное, а затем на них формируется считанный из памяти код. Полный цикл чтения или записи требует не менее 150 нс. Возможен страничный режим, когда при фиксированном сигналом адресе строки по­следовательно или произвольно изменяется адрес столбца. Для чте­ния или записи в этом режиме доступно 2564 бит, причем время обращения снижается до 100 нс. Управляя сигналами , можно дополнительно расширить размер страницы до 1024 бит, снизив одновременно время обращения до 25 не.

Динамические элементы памяти в запоминающих матрицах гарантированно хранят информацию не более 4 мс. По истечении этого интервала необходимо перезаписать состояние всех 256 К эле­ментов, для чего БИС переводится в режим регенерации по сигналу RF. Регенерация выполняется внешними схемами последователь­ным перебором всех 256 адресов строк. По спадающему фронту сигнала происходит чтение всей текущей строки во внутренние усилители, а затем автоматическая запись в те же элементы. Таким образом, за один цикл длительностью 100 нс регенерируется 1024 элемента памяти. Полная регенерация БИС занимает немногим более 25 мкс, что составляет 0,64 % рабочего интервала.

По оценке специалистов в ближайшие годы ожидается широкое внедрение в микропроцессорной аппаратуре динамических ЗУПВ, емкостью 1—4 Мбита и статических ЗУПВ, емкостью 256 — 512 Кбит.