ПособиеМПЭВС_ч2

3.5 Запоминающие устройства

91

управления информацией с ассоциативным поиском и доступом, соответствующие «виртуальной» памяти, с последующей передачей на уровень основной памяти.

Рис. 3.15 – Иерархическая структура памяти МПС

Несмотря на успехи развития электронной памяти, составляющей базис основной и расширенной памяти, в современных условиях по-прежнему значительный вес по объёмам хранения информации занимают периферийные устройства внешней памяти (ВЗУ). Время доступа и выборки данных с внешних устройств памяти измеряется миллисекундами. Для сокращения, а по возможности, и исключения простоев ЭВС из-за несогласованной выборки по считыванию или записи данных

сВЗУ необходимы упреждающие действия в обмене данными с этой памятью. Без промежуточного накопления данных в специализированной буферной памяти (БЗУ) при вводе и при выводе этого достичь нельзя. Управление БЗУ обеспечивается специализированным микропроцессорным модулем местного управления, который должен поддерживать на стороне электронной РЗУ приём или выдачу блоков данных в темпе взаимодействия электронных устройств равного высокого быстродействия. На стороне обмена с ВЗУ приём и выдача данных связаны

спреобразованием параллельного формата в последовательный и обратно.

3.5.7 Расширение адресного пространства ЗУ

Задача управления адресным пространством решается при подключении РЗУ, когда формат шины адреса процессора либо полностью задействован на адресации в основной памяти, либо не обеспечивает доступ к полному адресному полю РЗУ. Способом расширения адресного пространства в этом случае является применение дополнительных параллельных портов, в которые загружается код расширения. При таком подходе расширенное адресное пространство представляется совокупностью страниц, каждая из которых имеет объём не более 2n (n-разрядность допустимой шины адреса процессора). Количество страниц зависит от способа формирования кода расширения адреса. При использовании отдельных m линий порта расширения адреса для выбора ЗУ страниц их количество будет равно m. Применением двоичного дешифратора кода расширения количество программно доступных страниц увеличивается до 2m. Так, при формате адресной шины процессора n = 16, для формата порта расширения адреса m = 8 количество выбираемых страниц РЗУ

92	Глава 3. Микропроцессоры

может находиться в диапазоне 8–256. Для работы с расширенным адресным пространством через программно доступные порты программное обеспечение работы с РЗУ должно отслеживать место страницы в расширенном адресном пространстве и, до обращения к странице, загружать её номер в порт расширения. Задача работы с РЗУ может решаться в противоположном направлении, если между основной памятью РЗУ включить контроллер с функцией диспетчера задач, распределённых по страницам РЗУ. Этот контроллер, пользуясь своей основной памятью, решает задачу загрузки очередной задачи в основную память процессора (возможно, по каналу прямого доступа), формирует задания обмена с БЗУ в страницы РЗУ

иактивизирует запуск и останов процессора в исполнении заданий. В этом случае перенастройки адресов расширенной памяти со стороны процессора не требуется.

Втех случаях, когда доступная адресуемая область основной памяти перекрывает адресное пространство модулей ЗУ, может актуализироваться задача увеличения объёма памяти увеличением числа модулей ЗУ и, возможно, их разрядности. В первом случае определяется разность разрядности шины адресов процессора

иразрядности адреса, дешифрируемого в модуле памяти. Ненулевое значение разности используется для дешифрации (селекции адресов) дополнительных модулей ЗУ. Выходы дешифратора соединяются с входами выбора модулей ЗУ (обычно сигнальные линии CS модулей). Прочие линии адреса, линии данных, чтения/записи, модулей ЗУ соединяются соответственно параллельно с одноимёнными линиями для подключения к шинам МПУ.

Для наращивания разрядности модули включаются параллельно так, чтобы входные DI и выходные DO линии образовали параллельную входную и выходную шины необходимой размерности. Все прочие одноимённые сигнальные и адресные линии соединяются в общие узлы для подключения к МПУ и селектору адреса.

3.6 Контрольные вопросы по главе 3

Разделы 3.1–3.2

1)Какие режимы взаимодействия с окружением могут поддерживаться МП?

2)Что есть пассивный и активный статус объекта относительно МП?

3)Какие МЦП выполняет МП в программном режиме?

4)Какие действия выполняются МП для перехода в режим прерываний?

5)Какие действия выполняются МП для перехода в режим ПД?

6)Что понимается под бесконфликтным переходом МП в режим ПД?

7)Может ли быть конфликтным по процедуре перехода режим прерываний?

8)Какой состав РОНов имеет МП 1821ВМ85А?

9)Как организованы шины адреса и данных МП 1821ВМ85А?

10)Какой состав запросов характеризует прерывания МП 1821ВМ85А?

11)Какой состав МЦП реализован в МП 1821ВМ85А?

3.6 Контрольные вопросы по главе 3

93

12)В чём проявляется сходство и различие состояния МП 1821ВМ85А по сбросу, по команде «Останов», по состоянию HLDA?

13)Какие особенности состояния МП 1821ВМ85А соответствуют сигналу not READY?

14)По каким условиям формируются сигналы чтения/записи в порты МП 1821ВМ85А?

15)Чем отличается системная шина МПУ от шины МП 1821ВМ85А?

Разделы 3.3–3.4

1)Что есть ПМ и какой состав ПМ МП соответствует 1821ВМ85А?

2)Какие указатели адреса команд и данных стека применены в ПМ МП 1821ВМ85А?

3)Какие способы адресации применены в системе команд МП 1821ВМ85А?

4)Какой формат имеет регистр признаков результата F МП 1821ВМ85А?

5)Сколько адресов в явной форме входит в код команд МП 1821ВМ85А?

6)Какой функциональный класс команд аппаратно изменяет признаки F?

7)Какой максимальный размер имеют команды МП 1821ВМ85А?

8)Какое максимальное число МЦП в командах МП 1821ВМ85А?

9)Сколько тактов в первом МЦП команд МП 1821ВМ85А?

10)Как распределены поля формата команд МП 1821ВМ85А?

11)Как располагаются в памяти машинные слова трёхсловных команд?

12)Какими командами и как складывается стек МП 1821ВМ85А?

13)В чём проявляется сходство машинного кода и записи на Ассемблере?

14)Что объединяет и разделяет алгоритмические языки и язык Ассемблер?

15)Все ли команды языка Ассемблер исполняются МП?

16)Какие цели преследует, какие задачи решает структурирование программ?

17)Какие структурные модули применяются в структурировании программ?

18)Какие связи следует исключать в структурировании программ?

19)Какие составляющие листинга обязаны быть в исходном тексте программ?

20)Что есть директивы языка программирования?

Раздел 3.5

1)В каком виде хранится информация в ЗУ?

2)Что есть энергонезависимые и энергозависимые ЗУ?

3)Что означает адресный и безадресный доступ к элементам хранения ЗУ?

4)Что означает произвольный доступ к элементам хранения ЗУ?

94	Глава 3. Микропроцессоры

5)Что на уровне технической реализации есть ассоциативный доступ ЗУ?

6)Что есть оперативное и постоянное ЗУ по доступу к элементам памяти?

7)Какие функциональные параметры характеризуют ЗУ?

8)Что есть оперативное ЗУ со статическими элементами памяти?

9)Что есть оперативное ЗУ с динамическими элементами памяти?

10)Какие процессы соответствуют статическим оперативным ЗУ?

11)Какие процессы соответствуют динамическим оперативным ЗУ?

12)Какой состав входов для доступа имеют статические ЗУ?

13)Почему адресная шина динамических ЗУ делится на части для доступа?

14)Что означает понятие «масочное» ПЗУ? Что хорошо? Что плохо?

15)Что означает ППЗУ? В чём отличие СППЗУ? В чём отличие ЭСППЗУ?

16)Какое назначение соответствует программаторам ЗУ?

17)Что есть основная память ЗУ? Расширенная память? Буферная память?

18)Как расширить область адресов и разрядность данных памяти?

Глава 4

МИКРОКОНТРОЛЛЕРЫ И МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ

4.1 Типовая структура устройств цифрового управления

4.1.1 Общие сведения

Формы взаимодействия человека с процессами, протекающими в окружающем его мире, с развитием средств вычислительной техники, и МП в частности, изменяются. Средства микропроцессорной техники позволили заменить прямой или косвенный контакт человека с процессами окружающего мира на равноценное участие в этом взаимодействии программно управляемых микропроцессорных средств. Такое участие техники в одних применениях дублирует созидательную деятельность человека, а в других — оказывает человеку информационную помощь, улучшая условия созидательной деятельности. Развитие названных отношений связано с применением средств процессорной техники, типовая структура которых представлена на рисунке 4.1.

В состав устройства входят от трёх до семи модулей (1–7). Модули 1, 5 являются преобразователями, согласующими процессы, протекающие во внешней к процессору среде с сигнальными цепями модулей 2, 4 соответственно. Модуль 1 является датчиком (множеством датчиков), который преобразует сигналы процессов произвольной природы (перемещение, свет, звук, температура, влажность, запах и пр.) из внешней среды в электрический сигнал датчика (Сд) для передачи

вмодуль 2 устройства. Модуль 5 преобразует электрический сигнал от модуля 4

всигналы исполнительному органу (Сио) для воздействия на процессы внешней среды (перемещение, излучение, звук, нагрев, управление составом и пр.). Этот модуль является композицией исполнительного органа (двигатель, нагреватель, из-

96	Глава 4. Микроконтроллеры и микропроцессорные системы

Рис. 4.1 – Типовая структура устройства цифрового управления

лучатель, клапан и пр.) и силового электрического «привода» исполнительного органа.

4.1.2 Устройства связи с объектом (УСО)

Модули 2 (устройство связи с объектом контроля — УСсОК) и 4 (устройство связи с объектом управления — УСсОУ) в составе приведенной

структуры призваны выполнить следующие функции:

•согласовать форму представления Сд с формой, приемлемой для МПУ, и, наоборот, форму сигналов от МПУ с формой, приемлемой для модуля;

•согласовать во времени обменные операции МПУ с модулями 2 и 4;

•выполнить масштабирование Сд и Сио в соответствии с нормами ввода в МПК и нормами вывода на «привод» исполнительного модуля 5.

Модуль 6 структуры, если он включён в её состав, являясь устройством связи с оператором (УСсОП), сочетает функции модулей 2, 4. Модуль 7 структуры подобно модулям 1, 5 содержит набор датчиков и исполнительных органов взаимодействия с оператором (ОВОП). Композиция модулей УСсОП и ОВОП на рисунке 4.1 выделена штриховой линией «б», как необязательная структурная составляющая. При её наличии в структуре и участии оператора в процессе её функционирования принято относить их к категории автоматизированных устройств. Иначе структура соответствует автоматическим устройствам.

Наличие или отсутствие связи, выделенной штриховой линией «а» на рисунке 4.1, отражает взаимосвязанность внешних процессов контроля и управления. При наличии связи сигналы на входе устройства и на его выходе взаимозависимы, что позволяет характеризовать такие структуры, как адаптивные, самонастраивающиеся. В этих структурах изменение состояния внешнего процесса сопровождается изменением сигнала Сд, который после передачи через УСсОК в МПУ и обработки по соответствующему алгоритму, в свою очередь, передаётся через исполнительный орган для изменения внешнего процесса в нужном направлении.

При отсутствии линии связи «а» часть структуры без модулей 1, 2 превращается в устройство позиционного управления, в котором информация к управлению либо

4.1 Типовая структура устройств цифрового управления

97

изначально фиксирована в памяти МПУ, либо в автоматизированной структуре формируется из команд оператора.

Часть общей структуры, показанной на рисунке 4.1 без модулей 4, 5, превращается в устройство сбора, обработки информации о внешнем процессе. Окончательные решения по результатам сбора в таком устройстве принимает оператор. Обозначения «И» и «АиУ» на рисунке 4.1 отмечают три сигнальных потока: поток «И» — приёма или выдачи информации о внешних процессах и потоки адресации «А», управления «У». Относительно МПУ поток «И» является двусторонним, при этом модули УСсОК и УСсОП являются источниками, а модули УСсОУ, УСсОП являются приёмниками этого потока. Источником потока сигналов «АиУ» (адресации и управления) в обсуждаемой структуре является МПУ. Необходимыми по основному назначению в потоке сигналов управления являются два сигнала: приём и выдача, которые широко распространены и под именами «чтение» и «запись».

4.1.3 Режим микроконтроллера

Микропроцессорное устройство, модуль 3 структуры устройства цифрового управления, как отмечалось в разделах 2 и 3 пособия, в информационном обмене может взаимодействовать с внешним окружением в трёх режимах, одним из которых является программный режим. Микропроцессорное устройство, оснащённое средствами сопряжения с датчиками, исполнительными органами и программой управления ими определяется как микропроцессорный контроллер (МПК). Роль единственного управляющего объекта в нем отводится модулю 3. Модули 2, 4, 6 рассматриваемой структуры представляют собой набор (массив, файл) портов, входы или выходы которых одной стороной обращены к МПУ, а другой — к источнику информации или её потребителю.

4.1.4 Алгоритмы и средства обмена МПК с внешними объектами

Внутренняя архитектура процессорных средств рассчитана на потоки параллельного формата и в передаче, и в преобразовании данных, и в адресации. Основной формой взаимодействия микропроцессора с памятью и портами «ближнего» окружения является параллельный формат потоков команд, данных и адресов. Отклик памяти команд и данных на обращения процессора согласуется по времени и совершается за время действия управляющего сигнала на аппаратном уровне.

Доставка в МПУ сообщения от порта ввода и, наоборот, темп вывода сообщений в порт вывода зависят от темпа переходов источников и приёмников внешней среды из одного состояния в другое. Этот темп обычно ниже темпа переключения потоков самого процессора. В связи с возможным рассогласованием темпов смены состояний объектами внешней среды и процессором логическая организация портов должна соответствовать возможности их согласования во времени. Применяется два варианта логической организации взаимодействия процессора с источниками и приёмниками внешнего окружения через порты параллельного формата:

•синхронные взаимодействия и средства;

•асинхронные взаимодействия и средства.

98	Глава 4. Микроконтроллеры и микропроцессорные системы

Названным вариантам транспорта сообщений соответствуют алгоритмы, показанные на рисунках 4.2, 4.3.

Рис. 4.2 – Алгоритмы синхронного ввода (а) и вывода (б)

В первом случае (см. рисунок 4.2) приём и передача сообщений процессором осуществляются в расчёте на внутреннее свойство внешнего источника (или приёмника) выставлять (или принимать) сообщения в циклах процессора. Во втором случае (см. рисунок 4.3) логическая организация взаимодействия предполагает подачу уведомления о готовности сообщения от источника (или готовности приёмника к приёму сообщения от процессора), которое процессор периодически считывает. После определения готовности будет выполняться операция считывания или выдачи их процессором.

Рис. 4.3 – Алгоритмы асинхронного ввода (а) и вывода (б)

4.1 Типовая структура устройств цифрового управления

99

Аппаратные порты, поддерживающие синхронные взаимодействия процессора, определяются, соответственно, как синхронные порты ввода (или вывода), а поддерживающие асинхронные взаимодействия процессора — как асинхронные порты ввода (или вывода).

4.1.5 Порты и структура МПК

На рисунке 4.4 приведена структура МПК. Количество портов для ввода сообщений от источников информации и количество портов для вывода управляющих сообщений к «приводам» исполнительных органов в МПК может варьироваться в широких пределах. Оно зависит от состава и специфики свойств источников информации для ввода и от состава и специфики свойств «приводов» исполнительных органов для вывода. На структурной схеме отражены три сигнальных потока (адресный, информационный и управляющий). Информационный и управляющий потоки при магистральной организации шин коммутации потоков характеризуются ограниченным набором линий, типовым для каждого из портов.

Рис. 4.4 – Типовая структура микроконтроллера

Адресный поток из МПУ к портам по своему назначению является строго индивидуальным для портов ввода и портов вывода. Индивидуальность адреса портов может быть обеспечена по одному из двух радикально отличающихся вариантов. Один из вариантов основывается на соединении всех портов с магистралью адреса полного формата и установкой в каждом из портов дешифратора адресного кода для выбора порта по заданному адресу. Такой вариант отличается компактностью шины доставки адреса ко всем портам, но требует:

•применения при каждом порте собственного дешифратора адреса;

•увеличения числа контактов подключения каждого порта к адресной шине

на (log2 n) −1 (где n есть число портов ввода или вывода), тогда как одному порту должен соответствовать один контакт выбора.

100	Глава 4. Микроконтроллеры и микропроцессорные системы

Другой вариант основывается на размещении дешифратора кода адреса за пределами территории портов, но вблизи от контактов выхода адресной магистрали из МПУ. В этом варианте на каждом из портов требуется всего по одному адресному контакту, но общее число расходящихся от дешифратора линий доставки адресного выбора увеличивается и будет не менее большего из количества портов ввода или вывода. Эта черта второго варианта является недостатком, но применяется:

•для снижения аппаратных затрат по реализации портов;

•благодаря удобству обнаружения источников потери адреса при диагностике функционирования МПК;

•благодаря возможности эшелонирования дешифрации с целью использования ресурсов магистральной передачи адреса.

Суммарная разрядность информационных входов портов ввода и выходов портов вывода определяет количество контактов для внешних связей МПК. Построение МПК на основе МПУ с магистральной коммутацией адресных, информационных, управляющих потоков к портам позволяет «неограниченно» наращивать количество контактов внешних связей МПК через наращивание количества портов. В однокристальных МПК ограничение числа контактов портов связи является достаточно сильным. Количество контактов для связи через порты обычно не превышает 64–96, но и этого количества достаточно для преобладающего числа приложений.

4.1.6 Синхронные порты ввода-вывода

На рисунке 4.5 показано по одному порту параллельного синхронного ввода и вывода. В отличие от рисунка 4.4 блок МПУ на рисунке 4.5 не показан, но сохранена магистраль данных. Из магистрали управления МПУ выделены сигнал управления приёмом данных IOR (Input Output Read) с порта ввода и сигнал управления выдачей (записью) IOW (Input Output Write) на порт вывода. Выбор портов осуществляется формируемыми селектором одиночными адресными линиями AR (Adress Read) порта ввода и AW (Adress Write) порта вывода. Функция элемента порта ввода и назначение его функциональных входов/выходов зависит от перекрытия во времени активных состояний сигналов источника ввода и цикла обращения процессора к порту для считывания (приёма) сообщения. Когда время присутствия активного состояния сигнала от источника превосходит длительность задержки обращения процессора к порту для считывания, функция порта ввода ограничивается поддержкой третьего состояния для управления подключением к магистрали данных. Такая функция реализуется шинным формирователем F. Это же решение принимается и в случае, когда дополнительными внешними ресурсами обеспечена синхронизация цикла обращения процессора к чтению порта ввода при упреждающей, но не выходящей за пределы этого цикла установке сообщения на входе порта от источника.

В тех случаях, когда сообщение устанавливается на входе порта ввода в случайные интервалы времени (возможно, меньшие длительности машинного цикла процессора) на время, меньшее задержки обращения процессора к порту для считывания, базисным элементом порта ввода должен быть элемент с памятью (RG —