ПособиеМПЭВС_ч2

2.7 Операционное устройство

41

ленным в п. п. 2.2, 2.3, как операционное устройство. Подсистема операционного устройства выполняет операции преобразования информационных сообщений, которые по функциональному назначению в процессоре являются данными к обработке, могут быть адресами и (в особых исполнениях) командами. Неизбежным является оперативное сохранение данных при их подготовке к обработке, в процессе обработки и по получению и применению результата обработки.

Последовательность переходов между этапами преобразования определяется либо по сигналам центрального устройства управления комплекса, либо по сигналам автономного устройства управления, взаимодействующего с центральным устройством управления.

2.7.2 Структурный состав операционного устройства

В соответствии с заявленными функциями в составе процессора на рисунке 2.11 приведена структура операционного устройства. В состав операционного устройства процессора включён преобразователь (преобразователи) цифровых кодов — арифметико-логическое устройство (АЛУ). Уровень сложности АЛУ определяется составом и сложностью требуемых преобразований.

Рис. 2.11 – Структура операционного устройства

В структурном составе ОУ предусматривается регистровая память (РП), «память рабочего стола процессора», которая позволяет сократить время доступа к преобразуемым данным, время их преобразования в АЛУ.

Как и для процессора в составе ЭВМ, так и для операционного устройства в составе процессора важная роль отводится средствам коммутации и передачи информации (СК), которые можно рассматривать в качестве самостоятельной структурной единицы ОУ. Для снижения сложности на рисунке выполнена разметка основных коммутируемых сигналов ОУ. При разметке входные сигналы модулей

42	Глава 2. Архитектура и структура процессора

состава расположены с их левой стороны, а выходные сигналы — с правой стороны модуля. Обозначение сигналов состоит из номера сигнальной цепи и обозначения модуля. Принятой на рисунке нумерации соответствуют следующие сигнальные цепи:

•входные и выходные данные ОУ (1ОУ, 3ОУ соответственно);

•сигналы управления модулями ОУ от центрального БМУ (2ОУ);

•состояния признаков результата обработки данных в ОУ к отработке условий в БМУ (4ОУ);

•при совмещённом хранении адресов в РП выходные коды к БМУ для формирования адреса (эта цепь выхода ОУ условно не показана);

•операнды 1, 2 АЛУ (1А, 2А);

•внешние (к АЛУ) бинарные признаки предшествующих результатов обработки (4А по необходимости);

•выбор функциями обработки АЛУ (3А);

•результат обработки данных в АЛУ (5А);

•бинарные признаки результата обработки данных в АЛУ для внешнего (к АЛУ) применения (6А); данные к хранению в РП (1РП);

•бинарные признаки результата обработки данных к хранению (2РП);

•управление РП (3РП);

•адрес выбора ячейки РП (4РП по необходимости);

•данные из РП к АЛУ или на выход ОУ через СК (5РП);

•бинарные признаки результата обработки данных к хранению (6РП);

•при совмещённом хранении адресной информации в РП выходные коды к БМУ для формирования адреса (7РП);

•входные данные из внешней памяти (1СК) и выходные данные к АЛУ (6СК) и РП (7СК);

•результат обработки данных в АЛУ (2СК);

•бинарные признаки результата обработки данных от АЛУ (3СК) и бинарные признаки результата обработки данных к хранению в РП (8СК);

•входные от БМУ сигналы управления (4СК) и выходные сигналы управления функциями обработки АЛУ (9СК);

•бинарные признаки результата обработки данных от АЛУ (5СК) и бинарные признаки результата обработки данных к БМУ (10СК);

•выходные данные к внешней памяти (11СК);

•входные от БМУ сигналы управления РП (4СК) и выходные сигналы управления РП (12СК).

Развитие архитектуры операционных устройств сопровождается усложнением алгоритмов их функционирования и, как следствие, включением в их состав управляющих устройств местного управления. Эта составляющая структурного состава, если она предусмотрена, призвана отрабатывать макрооперации центрального УУ.

2.7 Операционное устройство

43

2.7.3 Арифметико-логическое устройство

Арифметико-логические устройства (АЛУ) в составе процессора выполняют арифметические, логические преобразования над словами, называемыми операндами. Операндами могут быть двоичные числа разных форм представления. Выполняемые преобразования в современных процессорах многообразны и могут быть выделены в следующие группы:

•арифметические преобразования двоичных или десятичных чисел с фиксированной запятой;

•арифметические преобразования двоичных или десятичных чисел с плавающей запятой;

•преобразования адресов команд;

•логические преобразования;

•преобразования алфавитно-цифровых цепочек.

Карифметическим преобразованиям относятся операции сложения, вычитания, арифметического сложения, прямого и обратного счёта, умножения, деления, разнообразные варианты сдвига, их групповых сочетаний и композиций в реализации специальных арифметических преобразований, преобразований кодированных алфавитно-цифровых полей и адресов команд.

Клогическим относятся преобразования: конъюнкция, дизъюнкция, исключающее ИЛИ, отрицание, логические сдвиги (с включением в сдвиг и знаковых разрядов числовых представлений).

По способу совмещения процессов обработки операндов выделяются АЛУ последовательного и параллельного преобразования. В АЛУ последовательного типа выполняется преобразование разрядов операндов последовательно во времени. В АЛУ параллельного преобразования все разряды операндов обрабатываются параллельно. Параллельные преобразователи реализуют ускорение преобразования ценою расширения аппаратного состава АЛУ, что при современных технологиях производства ЭВС приемлемо.

По способу представления числовых данных современные преобразователи на аппаратном уровне реализуют обработку числовой информации в форматах с фиксированной и плавающей запятой. Применяются двоичная или десятичная система счисления в представлении чисел на вводе и на выводе. Для управляющих процессоров предпочтительной может быть двоичная форма представления данных, а для процессоров с расширенным вычислительным ресурсом инженерно-технических расчётов преимущественно предпочтительной является десятичная форма представления данных.

По структурной организации арифметико-логические устройства подразделяются на многофункциональные и блочные. В многофункциональных АЛУ все операции, возможно для разных форм представления чисел, выполняются в одном блоке. Многофункциональный блок по выбранной функции аппаратно настраивается на исполнение выбранного преобразования. При блочной организации предусмотренное преобразование выполняется в выделенном блоке. Блочная организация АЛУ связана с повышением аппаратных ресурсов и затрат, но расширяет возможности организации параллельной обработки информации и сокращения времени обра-

44	Глава 2. Архитектура и структура процессора

ботки. Блочная организация АЛУ способствует развитию структурной специализации устройств обработки и сокращает цикл проектирования микропроцессорных устройств применением отработанных конструктивных модулей.

Многофункциональная организация АЛУ соответствует сниженному элементному составу аппаратных средств, но это достоинство достигается ценою повышения времени преобразования данных, усложнения и специализации схемного построения, снижения преемственности решений при изменении требований

кустройству.

Вэтих условиях функционально-модульная организация АЛУ представляется предпочтительной в современных условиях проектирования и производства ЭВС.

По способу организации процесса преобразования данных различают синхронные и асинхронные устройства. В синхронных АЛУ выполнение операций преобразования делится на равные временные интервалы, с продолжительностью наибольшего требуемого интервала. Время начала выполнения следующей операции преобразования асинхронных АЛУ определяется по окончанию предшествующей операции. Как ранее отмечалось в отношении процессоров, асинхронная организация процесса и в АЛУ позволяет исключить непроизводительные временные затраты, но связана с усложнением аппаратных средств устройства.

В процессе функционирования АЛУ, согласно структурному представлению (см. рисунок 2.11), выполняются микрооперации по приёму операндов из внешней или внутренней (РП) памяти, преобразованию их в соответствии с назначенной операцией, выдаче результата обработки в связанные с АЛУ устройства (внешнюю или внутреннюю память или в БМУ). Управляющие сигналы в АЛУ поступают из БМУ, где они генерируются в результате анализа кода операции команд, связанных с функционированием операционного устройства.

Проектирование АЛУ предусматривает:

•выбор или учёт способа представления числовых данных;

•выбор блоков выполнения операций над числовыми данными;

•выбор способов и средств коммутации сигналов между связанными устройствами ОП и внешними к ОП модулями процессора;

•объединение блоков отработки операций в комплектное АЛУ;

•подготовка микропрограмм управления операциями преобразования от приема операндов до завершения выдачи результатов.

Вопросы построения арифметико-логических блоков преобразования числовой информации для разных способов представления числовых данных на уровне базиса логических элементов и одноразрядных элементов хранения (триггеров) подробно рассмотрены в [2]. Минимальными функциональными блоками ресурсов АЛУ современного уровня являются:

•сумматоры для сложения и вычитания числовых операндов;

•регистры сдвига, как самостоятельные объекты преобразования форматов числовых операндов и как дополнительные к сумматорам объекты построения умножителей и делителей числовых операндов;

•регистры с функцией накапливающего или вычитающего счётчика;

2.7 Операционное устройство

45

•многоразрядные логические блоки логического сложения, умножения, исключающего ИЛИ, инверсии;

•арифметические умножители и делители чисел.

Регистры сдвига и счёта как функциональные модули соответствующих операций с встроенными логическими схемами управляются микрооперациями БМУ. В эти регистры предусматривается параллельная запись чисел. Модули счёта и сдвига обеспечивают преобразование одного операнда. Сведения по ряду блоков обработки данных со встроенными (или вынесенными за пределы блоков обработки) регистрами и формирователями приведены в приложении Б электронных материалов к пособию.

Преобразование операндов в АЛУ приводит к получению нового числового результата в соответствии с выбранной функцией преобразования. Полученный результат преобразования операндов для последующего применения представляет интерес не только в виде кодированного числового значения, но и в форме бинарных оценок. Бинарные оценки важны для принятия альтернативных решений в алгоритмах последующей обработки чисел и управлении процессами. В подмножество бинарных оценок результата обработки чисел обычно включаются:

•нуль/не нуль результата (Zero);

•знак результата (Sign);

•перенос или заём из объекта условного расширения разрядной сетки машинного слова АЛУ (Carry);

•переполнение разрядной сетки с потерей старшего бита результата;

•четность/не чётность единичных (или нулевых) состояний разрядов слова результата (Parity);

•бинарные оценки сравнения входных операндов: <, >, , ≠, ;

•прочие бинарные оценки формата машинных слов АЛУ (перенос/заём в частях слова, между его отдельными битами) и т. д.

Каждый из бинарных признаков призван идентифицировать уникальный показатель числового результата на выходе АЛУ. Бинарные оценки результата могут формироваться внутренними логическими схемами модулей АЛУ (биты переноса, переполнения сумматоров, биты переноса модулей выполнения сдвига и пр.) или в специальном модуле формирования сигналов бинарных оценок, включаемом на объединённом выходе модулей АЛУ. Такой модуль должен иметь средства подключения к выходам модулей АЛУ, средства хранения состояний бинарных признаков до их смены. Состояния бинарных признаков результата могут использоваться как осведомительные сигналы для альтернативных переключений центральных БМУ процессора или встроенных модулей местного управления АЛУ. Бинарные признаки текущих результатов АЛУ могут быть востребованы программами алгоритмов, реализуемых на ЭВС, со значительной задержкой обращения. В расчёте на эту ситуацию бинарные признаки текущего результата должны сохраняться в памяти ЭВС.

Биты бинарных оценок объединяются в одно машинное слово. Каждому биту в этом слове отводится выделенная позиция. Машинное слово с состояниями сигналов бинарных оценок принято называть словом состояния программы (Program

46	Глава 2. Архитектура и структура процессора

State Word — PSW). Доступ к разрядам слова состояния предусматривается независимый или параллельный. Для независимого учёта в последующих операциях АЛУ или в УУ (для поддержки микропрограмм условного управления ветвлениями), состояние признаков сохраняется в регистре на выходе АЛУ с раздельным радиальным выходом. Для алгоритмов с отложенным учётом состояния бинарных признаков слово состояния параллельным форматом по магистральному соединению переносится в специализированный РОН (регистр бинарных признаков).

Необходимый ресурс АЛУ в реализации алгоритмов обработки чисел и ал- фавитно-цифровых форм в значительной мере зависит от организации устройств сохранения и доставки данных к преобразователям АЛУ. Обрабатываемые в АЛУ данные объективно размещаются в нескольких эшелонах, образующих иерархически организованную структуру.

2.7.4 Средства промежуточного хранения данных ОУ

На время обработки операнды должны сохраняться на входах АЛУ, выполненных на комбинационных элементах, на время последующего использования, включая завершение его транспорта в адресно-доступные устройства хранения. Устройствами хранения операндов на входах модулей АЛУ являются теневые регистры, информационными входами подключённые к общему для всех модулей источнику данных, а выходами — к локальным входам преобразователей. На рисунках 2.6 а, б показаны сигнальные входы таких регистров, как встроенных функциональных узлов модулей АЛУ. Выходы регистров для локального подключения имеют статус потенциальных. Управление выходом таких регистров может не предусматриваться. Управляющие входы регистров активизируются сигналами с БМУ в результате анализа заявленной микропрограммы. Поэтому регистры на входах модулей АЛУ адресуются неявно. Выходные результаты обработки в модулях АЛУ, благодаря применению входных информационных регистров, сохраняются до смены операндов во входных регистрах модулей обработки. Поэтому для числовых результатов обработки важной является не операция хранения, а операция избирательной коммутации выходов множества модулей АЛУ в общий канал (шину). Признаки результата, фиксируемые в PSW, могут применяется по направлениям:

•как осведомительные состояния для центрального БМУ процессора;

•как корректирующие состояния в цепях модулей обработки;

•как состояния, сохраняемые для отложенного учёта.

Всвязи с названной спецификой использования по первым двум направлениям, в случае необходимости использования предшествующих признаков результата при смене операндов на входах модулей АЛУ, состояния признаков дополнительно должны сохраняться на выходах модулей АЛУ в регистрах с потенциальным выходом. Доступ к этим регистрам предусматривается на микропрограммном уровне,

т.е. неявно.

Регистры хранения операндов и признаков результата, комментируемые в приведенном параграфе, могут рассматриваться как аппаратные средства промежуточного хранения данных с доступом на микропрограммном уровне, Модули АЛУ, включающие аппаратный ресурс промежуточного хранения, в связи с этим назы-

2.7 Операционное устройство

47

вают регистровыми АЛУ. Внешнее сигнальное описание входных регистров АЛУ и выходного регистра сохранения признаков соответствует приведенному на рисунке 2.6 a, если выходы не предусмотрено объединять на локальных магистралях с другими.

2.7.5 Аналоговые аппаратные средства в АЛУ

В рассмотренных модулях АЛУ преобразование цифровых кодов чисел, как отмечалось, осуществляется применением цифровых логических, арифметических, алфавитно-цифровых преобразователей. Увеличение числа квантов разбиения «целого» и совмещение операций над совокупностями квантов в течение элементарного шага сопровождается увеличением компонентного состава цифровых устройств обработки (тирания количеств), повышением их энергопотребления и снижением надёжности.

Альтернативным решением проблемы преобразования числовых значений параметров без разбиения на кванты является применение аналоговых устройств обработки данных. В основу таких устройств положены узлы функциональной электроники, рассчитанные на работу с непрерывным во времени сигналом. Природа

ипринципы функционирования таких узлов весьма многообразны. Спектр таких узлов продолжает расширяться. Одним из типичных представителей этой группы узлов операционный усилитель (ОУС) с линейными и нелинейными, прямыми

иобратными связями. Операционным принято называть усилитель постоянного тока, обозначение которого приведено на рисунке 2.12, a.

Из множества параметров такого усилителя существенными являются:

•коэффициент усиления напряжения K Ð→ ∞;

•входное сопротивление Rin Ð→ ∞;

•выходное сопротивление Rout Ð→ 0;

•полоса пропускания F Ð→ ∞.

На рисунке 2.12, a индексы «+», «−» соответствуют не инвертирующему и инвертирующему входам усилителя, а обозначению U в произведении K U соответствует алгебраическая разность

U = U+ − U−.

Реальные ОУС не удовлетворяют приведенным предельным ограничениям на параметры, но значения этих параметров (K > 103, Rin > 105 Ом, Rout < 50 Ом, полоса единичного усиления достигает (20–100) МГц) позволяют при определённых значениях внешних подключённых элементов Z1, Z2, Z3 (см. рисунок 2.12, б) пренебречь этим несоответствием.

Коэффициент преобразования входных переменных X 1, X 2 в выходной сигнал Y при выполнении условий

Z1 = R1, Z2 = R2, R1 Rin, R2 Rin, Z3 = R3 Rout, K 1

определяется по выражению

Y = X 1	R3	+ X 2	R3	,	(2.1)
	R1		R2

48	Глава 2. Архитектура и структура процессора

Рис. 2.12 – Элемент аналоговой обработки

согласно которому выполняется арифметическое суммирование входных переменных с одновременным умножением на коэффициенты R3/R1, R3/R2. Изменением знаков переменных X 1, X 2 обеспечивается выполнение операций и суммирования, и вычитания.

Включением реактивных элементов в цепи ОУС (конденсатора C в схеме на рисунке 2.12, б качестве элемента Z1), исключением элемента Z2 (Z2 Ð→ ∞), установкой резистора R3 в качестве элемента Z3 (Z3 = R3), согласно выражению (2.1), реализуется оператор непрерывного дифференцирования

где X 1 — входной сигнал.					Y = X 1 pC R3,					=
Z2	Аналогично установками элементов схемы, согласно отношениям Z1										R1,
	Ð→ ∞	, Z3	=	1 pC, реализуется оператор непрерывного интегрирования
				/		X 1	1
					Y =
входной переменной X 1.						C R1		p

Установкой в качестве элементов Z1, Z2, Z3 нелинейных двухполюсников могут быть выполнены элементы преобразования входной переменной X 1 с разными функциями преобразования (логарифмирование, вычисление показательной функции, возведение в степень, извлечение корня, вычисление участков тригонометрических функций, их сочетания с алгебраическим суммированием и умножением составляющих).

Аналоговые устройства выполняют преобразование входных переменных в непрерывном процессе. Поэтому выходная реакция аналоговых устройств смещена во времени относительно входного преобразуемого сигнала на время, определяемое полосой пропускания устройства (доли — единицы микросекунд), не всегда доступное для цифровых устройств при сложных функциях преобразования сигналов.

Аналоговым преобразователям объективно свойственны ограничения:

•повышенная погрешность преобразования (доли и единицы процента выходного результата);

2.7 Операционное устройство

49

•отсутствие гибкости перенастройки программ обработки вследствие их схемной («жёсткой») реализации алгоритмов;

•отсутствие бинарных логических операций;

•неудобство отсчёта числового значения результата преобразования;

•проблема хранения результатов и доступа к ним.

Перечисленные ограничения частично устраняются применением преобразователей сигналов результата после аналоговой обработки из непрерывной формы в цифровой код.

Для ускорения обработки может быть применено преобразование цифрового кода переменных в непрерывную форму, исполнение обработки аналоговыми устройствами обработки и обратное преобразование результата в цифровую форму. Вычислительные устройства, в которых применяются аналоговые и цифровые аппаратные средства обработки, принято называть гибридными.

2.7.6 Средства сверхоперативного хранения ОУ

Удалённость обрабатываемых в АЛУ данных от места их хранения отрицательно проявляется в повышении общих затрат времени на комплекс операций по обработке данных. Как отмечалось ранее, для снижения затрат времени на доставку данных от устройств их внешнего, относительно процессора, хранения и оперативного сохранения результатов обработки в составе процессора предусматривается «память рабочего стола» процессора. Распространённым вариантом такой внутренней памяти процессора является РП в виде «регистров общего назначения» (РОНов). Длительность циклов обращения к РОНам по записи и считыванию согласована с временными циклами МПУ, что позволяет классифицировать файл РОНов, как «сверхоперативное запоминающее устройство» (СОЗУ) процессора. Территориально РОНы размещаются вблизи от АЛУ. Внешнее описание регистров СОЗУ аналогично регистрам, показанным на рисунке 2.6. Вариант исполнения выходов РОНов определяется организацией средств коммутации и подключения к АЛУ, УУ и устройствам ввода/вывода микропроцессора. Потенциальные не блокируемые выходы РОНов (рисунок 2.6, a) применяются при их внешних соединениях через многополюсные переключатели (мультиплексоры). Блокированные потенциальные выходы РОНов (рисунок 2.6, б) применяются при магистральных соединениях выходов. Организация «памяти рабочего стола» микропроцессора должна соответствовать решаемым задачам, так как пересылка, хранение являются лишь подготовительными стадиями таких процессов, как:

•анализ данных и формирование их массивов;

•преобразование данных массива;

•альтернативные переходы по результатам анализа одиночных данных, массивов, состояний внутренних и внешних процессов.

Вперечисленных задачах способы доступа к «памяти рабочего стола» микропроцессора характеризуются множественностью информационных источников

иприёмников информации:

50	Глава 2. Архитектура и структура процессора

•источниками являются внешняя память, внешние устройства и критичные к оперативности реакции модули АЛУ;

•данные из «памяти рабочего стола» микропроцессора в процессе функционирования могут пересылаться к АЛУ, в общую внешнюю память, внешние устройства, в УУ.

При ограничении состава аппаратных средств в ОП РОНы используются как многофункциональные объекты, с поочерёдным переключением режима (запись/чтение), c выбором объектов хранения и общими информационными шинами подключения к источникам и приёмникам данных (см. рисунок 2.13).

Рис. 2.13 – Внешние входы/выходы варианта файла РОНов ОП

Число входов Sel (Selection) определяется наличием промежуточной дешифрации в доступе к РОНам. При линейном выборе линии управления RD и WR от МПА исполняются индивидуальными для каждого РОНа РП, а входы Sel к РП исключаются. При кодированном выборе РП оснащается дешифратором кода адреса выбираемого РОНа при общих линиях управления RD и WR. При этом повышается число тактов управления модулем ACR (Aim Common Registers), что не всегда приемлемо. Обобщённые группы входов/выходов модуля РП, указанные на рисунке 2.11, представлены сигнальными шинами в следующем соответствии: 1РП — DI; 3РП — RD, WR; 4РП — Sel; 5РП — DO. Группы входов/выходов 2РП, 6РП, 7РП на рисунке не показаны.

Когда определяющим является сокращение времени выполнения обработки операндов, применяются параллельные информационные каналы внутренней памяти микропроцессора и конвеерная технология продвижения данных к АЛУ и от АЛУ в её объектах хранения. На рисунке 2.14 приведен фрагмент модуля внутренней памяти микропроцессора с раздельными каналами подачи операндов A, B

икода результата C. Основу модуля составляют объекты хранения с операцией выбора (Select Row), управляемые одновременно по трём каналам, два из которых (A, B) выходами могут быть независимо подключены ко входам, а третий (C) входами подключён к выходам комбинационных модулей АЛУ. Входы каналов A, B

ивыходы канала C подключаются к параллельным буферным регистрам данных загрузки и выгрузки соответственно.