ПособиеМПЭВС_ч2

4.5 Однокристальные микроЭВМ

131

регистров и слов формата один байт. На кристалле вместе с процессором расположена оперативная память размером 128 слов формата один байт, и в этом пространстве начальные восемь ячеек закреплены за активным банком РОНов. С ячейки 07h ОЗУ расположен одноуровневый стек на восемь ячеек. В пространстве адресов с 10h по 7Fh расположена регистровая память с прямой абсолютной и косвенной через регистры R0, R1 адресацией.

Рис. 4.29 – Структурная схема ОМЭВМ K1816ВЕ51

В этом адресном пространстве в ячейках 20h–2Fh предусмотрена прямая битовая адресация каждого бита по специальной кодировочной таблице. С адреса 80h по F0h расположены адреса регистров специальных функций (РСФ, Special Function Register — SFR, к части которых предусмотрен прямой битовый адресный доступ по кодировочной таблице. Назначение регистров SFR определяется их спецификацией в составе ОМЭВМ. Ячейки с адресами 80h–0FFh, которые не заняты регистрами SFR, физически отсутствуют.

У микроконтроллеров семейства i805х память программ и память данных являются самостоятельными и независимыми друг от друга устройствами, адресуемыми различными адресными указателями и разными управляющими сигналами. Объем встроенной памяти программ, расположенной на кристалле ОМЭВМ в базовой модели был равен 4 Кбайт. При обращении к внешней памяти программ микроконтроллеры семейства i805х используют 16-разрядный адрес, что обеспечивает им доступ к 64 Кбайт. Операционный блок выполняет подмножество логических и арифметических команд (операции сложения, вычитания, сравнения, умножения и деления целых чисел размером один байт, десятичную коррекцию двоичной суммы в двоично-десятичный формат). В АЛУ ОМЭВМ реализован расширенный

132	Глава 4. Микроконтроллеры и микропроцессорные системы

набор операций над битами с адресным доступом к биту в области памяти данных, портах связи с внешним окружением.

В состав ОМЭВМ включены два таймера, настраиваемые на четыре доступных режима, универсальный приёмопередатчик последовательного кода и четыре порта для внешних подключений P0–P3. Программными установками порты настраиваются для ввода или для вывода. В ОМВМ предусмотрена возможность счёта импульсов с внешних линий через альтернативно перенастраиваемые входы порта P3. В ОМЭВМ применён блок многоуровневых аппаратных прерываний с программным управлением маскированием. Два уровня прерывания выделены внешним запросам и четыре выделены под внутренние запросы от таймеров и буферных регистров передатчика и приёмника последовательного кода.

4.5.3 Внешнее описание ОМЭВМ

На рисунке 4.30 приведено условное обозначение ОМЭВМ и состав с функциональных выводов (контактов) для внешних подключений. Четыре блока выводов по восемь разрядных линий в каждом соответствуют четырём функциональным портам P0–P3. Линии портов полным форматом или побитно могут настраиваться на ввод и на вывод. Настроечная операция направлена на отключение выхода формирователя, совмещенного с входом на контактах порта, и выполняется программной записью лог «1» на соответствующие биты порта. Назначение сигнальных входов /PSEN, ALE, /ЕА, RST XTAL1, XTAL2 определяется спецификацией к ОМЭВМ и соответствует стробу внешней памяти программ (если она применяется), стробу фиксации внешнего адреса, разрешению работать с внешней памятью программ, начальной установке процессора (сброс), клеммам подключения резонатора или иной времязадающей цепи соответственно. Из-за ограниченного количества выводов корпуса ИМС микроконтроллера большинство выводов используется для выполнения двух функций — в качестве линий портов и для альтернативных функций.

Порты P0 и P2 используются при обращении к внешней памяти. При этом на выходах P0 младший байт адреса внешней памяти мультиплексируется с вводимы- м/выводимым байтом. Выходы P2 содержат старший байт адреса при обращении к внешней памяти, если адрес 16-разрядный. При использовании восьмиразрядного адреса портом P2 можно пользоваться для ввода-вывода информации обычным образом. При обращении к внешней памяти в P0 автоматически заносятся лог «1» во все биты. Информация порта P2 при этом остается неизменной. Порт РЗ, помимо обычного ввода и вывода информации, используется для формирования и приема специальных управляющих и информационных сигналов. Альтернативные функции порта активируются предварительной записью лог «1» в соответствующие биты порта РЗ. Неиспользуемые альтернативным образом разряды могут быть применены для побитового ввода или вывода.

Состав альтернативных функций линий порта P3:

•выход последовательного порта Р3.1–TXD;

•внешнее прерывание 0 Р3.2–/INT0;

•внешнее прерывание 1 РЗ.З–/INT1;

•вход таймера-счетчика 0 Р3.4–Т0;

4.5 Однокристальные микроЭВМ

133

Рис. 4.30 – Состав внешних выводов МП

•вход таймера-счетчика 1 P3.5–T1;

•строб записи во внешнюю память данных 3.6–/WR;

•строб чтения из внешней памяти данных 3.7–/RD.

4.5.4 Синхронизация процессов ОМЭВМ

Номинальная тактовая частота для ОМЭВМ равна 12 МГц. Частота задаётся кварцевым резонатором, подключаемым к внешним выводам XTAL1, XTAL2 ОМЭВМ. Устройство управления CPU по сигналам синхронизации формирует машинный цикл фиксированной длительности, равной 12 периодам резонатора. Временные диаграммы представлены на рисунке 4.31 для четырёх модификаций команд процессора. На диаграммах демонстрируются варианты совмещения процессов выборки команд и данных для ОМЭВМ. Знаком «*» отмечены интервалы с пропуском чтения кода команды. Штриховой линией выделены интервалы чтения следующей операции. Типовые циклы показаны для примеров с командами inc A, add A, #d, inc DPTR, mov x соответственно для диаграмм а, б, в, г на рисунке 4.31.

4.5.5 Режимы. Устройства. Система команд ОМЭВМ

В работе с ОМЭВМ поддерживаются программный режим, режим прерываний, режимы работы с внутренней и внешней памятью программ и данных (включая дополнительные внешние порты), режим записи программ во внутреннюю память (программирование), режим верификации программ, режимы пониженного энергопотребления. В архитектуре ОМЭВМ i8051 и 1816ВЕ51 соответствен-

134	Глава 4. Микроконтроллеры и микропроцессорные системы

Рис. 4.31 – Типовые циклы ОМЭВМ МК51:

а — команда 1 байт, 1 цикл; б — команда 2 байта, 1 цикл; в — команда 1 байт, 2 цикла; г — команда 1 байт, 2 цикла

но регистры SFR используются для настроек и управления специализированными ресурсами (таймерами, последовательным приёмопередатчиком, ресурсами многоуровневой системы прерывания, четырьмя параллельными конфигурируемыми портами внешнего взаимодействия, указателем адреса внутренней и внешней памяти команд, переключателями электропитания для энергосберегающих режимов). С учётом специфики состава и функционирования аппаратных ресурсов организована система команд ОМЭВМ.

Для программных настроек аппаратных ресурсов в системе команд ОМЭВМ имеется расширенный набор команд битового управления устройств. Для программного управления с ресурсами в ОМЭВМ актуальными являются программные модели управляемых ресурсов. Форма описания ресурсов ОМЭВМ программными моделями аппаратных средств предъявляет требования к уровню знаний системотехники микроэлектронных устройств. В приложение М папки электронных материалов к пособию вынесены справочные сведения по 1816ВЕ51, которые могут быть полезны для проектирования МПК и МПС с применением ОМЭВМ.

4.6 Цифровые сигнальные микропроцессоры

4.6.1 Принципы и средства сигнальной обработки

Цифровая обработка сигналов предъявляет специфические требования к времени преобразования непрерывных сигналов в цифровую форму, скорости их обработки и выдачи результатов в реальном времени. Этим требованиям призваны соответствовать цифровые сигнальные микропроцессоры. Нормой затрат времени на текущий процесс обработки данных является период дискретизации входного сигнала. Выполнение этого требования достигается за счет высокой специа-

4.6 Цифровые сигнальные микропроцессоры

135

лизации процессоров. С другой стороны, удовлетворить этим требованиям возможно для определённого частотного потолка доступных к обработке сигналов. Процессоры, специализированные по этому направлению, определены как цифровые процессоры обработки сигналов (ЦПОС, DSP — digital signal processors). Для ЦПОС характерны разделение шин команд и шин данных (гарвардская архитектура), аппаратная реализация циклов обработки, включая умножение. В систему команд DSP включается специализированная операция обработки MAC (multiply and accumulate) умножения данных с накоплением (C = A B + C) с преимущественным использованием операций межрегистрового обмена. Для ЦПОС особо актуальна проблема сокращения времени выборки команд из памяти и данных с портов, обработка чисел в форме с плавающей запятой (для исключения операций округления, нормализации данных, контроля переполнения суммы в программе). Укрупнённая структурная схема устройства цифровой обработки аналогового сигнала X (t) приведена на рисунке 4.32 [7]. В её состав входит аналоговый фильтр (АФ), АЦП, процессор (ЦП), ЦАП и сглаживающий фильтр (СФ). Аналоговый сигнал Xф(t) после предварительной очистки фильтром АФ преобразуется АЦП в двоичный m-разрядный код. Двоичное представление аналогового сигнала обрабатывается ЦПОС. Для массива двоичных чисел в ЦПОС выделяется специальная область памяти данных (DataMemory).

Рис. 4.32 – Схема устройства цифровой обработки сигнала

Квантование по амплитуде (см. рисунок 4.33) соответствует разрядности применённого АЦП и при разрядности 16 двоичных разрядов соответствует кванту 1216. Дискретизация по времени выполняется c частотой Fs = 1/Ts. При квантовании сигналов звуковых частот (например, Fs = 8 кГц) на обработку данных отводится Ts=125 мкС. За это время ЦПОС должен закончить вычисления и передать выходной отсчет на ЦАП до поступления следующего отсчета с АЦП. Массивы цифровых данных могут накапливаться в течение приемлемого по восприятию интервала времени до (5–20) мС. Программа обработки должна выполняться в темпе поступающей информации и закончиться до поступления нового блока данных. До преобразования аналоговый сигнал проходит нормализацию (усиление/ослабление) и линейную фильтрацию для подавления помех вне полосы пропускания. Обработка сигналов осуществляется с применением алгоритма быстрого преобразования Фурье (БПФ). При обратном преобразовании алгоритм БПФ порождает, кроме необходимого участка в полосе от нуля до Fs/2, числовые значения, являющиеся с периодической копией сигнала на частотах, превышающих половину частоты дискретизации. После восстановления на ЦАП сигнал будет искажен наложениями высокочастотных составляющих. Для выделения частотных сигналов в пределах полосы пропускания, т. е. от нуля до F = FH , требуется подавление частот выше Fs/2. Для этого в составе устройства ЦОС применяется СФ. На рисун-

136	Глава 4. Микроконтроллеры и микропроцессорные системы

ке 4.34 показаны амплитудно-частотные характеристики (АЧХ) цифрового фильтра и аналогового СФ.

Рис. 4.33 – Квантование аналогового сигнала по времени и уровню

Рис. 4.34 – Амплитудно-частотные характеристики фильтров

Показанный на рисунке 4.32 ЦАП СФ не требуется, если обработанный процессором сигнал передается по радиоканалу в цифровой форме и будет восстановлен на приёмной стороне. Целью цифровой обработки сигналов является получение информации из сигнала. Эта информация обычно присутствует в амплитуде сигнала (абсолютной или относительной), в частоте (в спектральном составе), в фазе или в относительных временных зависимостях нескольких сигналов.

Для обработки может требоваться переформатирование информации от источника сигнала. Смена формата требуется при передаче звукового сигнала в телефонной системе с многоканальным доступом и частотным разделением. В этом случае аналоговые методы используются, чтобы разместить несколько голосовых каналов в частотном спектре для передачи через радиорелейную станцию микроволнового диапазона, коаксиальный или оптоволоконный кабель. В случае цифровой связи аналоговая звуковая информация сначала преобразуется с использованием

4.6 Цифровые сигнальные микропроцессоры

137

АЦП в цифровую форму. Цифровая информация индивидуальных звуковых каналов мультиплексируется во времени (многоканальный доступ с временным разделением) и передается по цифровой линии связи. Цифровая фильтрация является одним из наиболее мощных инструментальных средств цифровой обработки. Кроме очевидных преимуществ устранения ошибок в аналоговом фильтре, связанных с флуктуациями параметров компонентов во времени и по температуре, цифровые фильтры способны удовлетворять техническим требованиям, которых трудно или невозможно достичь в аналоговом исполнении. Достоинством цифровых методов является возможность программной настройки алгоритмов преобразования цифровых данных.

Эти методы широко используются в телекоммуникации, в приложениях адаптивной фильтрации, в подавлении шума, в распознавании речи, для модуляции, демодуляции, обнаружения и исправления ошибок, настройки параметров передачи. Процессорная обработка сигналов применяется при сжатии полосы частот сигнала с последующим форматированием и передачей информации на пониженных скоростях. Такой подход позволяет сузить требуемую полосу пропускания канала.

4.6.2 Структура сигнальных микропроцессоров

Сигнальные процессоры занимают промежуточное положение между универсальными микропроцессорами с разделёнными шинами адреса, управления, данных и однокристальными микроЭВМ. Они обладают высокой степенью специализации. Обработка поточной информации в реальном времени обеспечивается благодаря специфической архитектуре ЦПОС и проблемно-ориентированной системе команд. В ЦПОС реализуется аппаратная реализация программных циклов, кольцевых буферов, операция обработки MAC. Широко используется конвейеризация команд и данных. Операнды большинства команд размещаются в регистрах, применяются «теневые» регистры при переключении контекста для сохранения результатов вычислений. Архитектура ЦПОС соответствует раздельной памяти команд и данных. Программа реализует алгоритм цифровой фильтрации в виде векторного уравнения Y = A X + Y для массива данных. Типовая структура ЦПОС приведена на рисунке 4.35. Генератор адреса блока управления поддерживает бит — реверсивную адресацию элементов массива, которая необходима при вычислении быстрого преобразования Фурье. Синтезатор тактовой частоты обеспечивает регулирование скорости выполнения программы и потребляемой мощности. Блоки управления и контроллер прерываний обеспечивают управление средствами реализации алгоритма коммутации и обработки данных.

Операции обработки данных выполняются с фиксированной запятой. Обработка данных с плавающей запятой предусматривается при разрядности данных выше 16 разрядов. В подсистеме памяти при выполнении программы для сокращения потерь времени предусматривается реверсивный параллельный обмен двух блоков памяти.

Предельное быстродействие ЦПОС достигается выполнением основных операций транспорта и обработки специализированными блоками. Из прочих ресурсов в типовых структурах ЦПОС предусматриваются встроенные средства тестирова-

138	Глава 4. Микроконтроллеры и микропроцессорные системы

Рис. 4.35 – Обобщённая структура сигнального процессора

ния, отладки, контроля (на основе интерфейса JTAG — JointTestActionGroup), типовой ресурс перезапуска со сторожевым таймером (WDT — WatchDogTimer).

Примерами микросхем сигнальных процессоров являются микросхемы:

TMS320C6201 (Texas Instruments), ADSP-TS001 (Analog Devices), DSP96002 (Motorola), PXA 800F (Intel), ADSP-2189M (Analog Devices). Дополнительная информация по организации сигнальных МПС и их программированию приведена в приложениях Н, О папки электронных материалов к пособию.

4.7 Секционные микропроцессоры

Разрядно-модульная организация микропроцессоров (см. п. 3.2) открывает дополнительную степень свободы по решению проблемы повышения быстродействия микропроцессорных средств расширением формата параллельно обрабатываемых данных, содействует сокращению функциональной избыточности МП фиксированной разрядности для ряда целевых приложений. Достоинством разрядномодульной архитектуры процессоров является предоставляемая проектировщику свобода принятия решений не только по разрядности обрабатываемых данных, но

ипо генерации:

•специализированных форматов микрокоманд;

•встроенных модулей обработки данных;

•подготовки и отработки перспективных решений устройств специализированной обработки данных на микропрограммном уровне;

•поддержки взаимодействия МП с внешним окружением на микропрограммном уровне.

4.7 Секционные микропроцессоры

139

Естественным и существенным недостатком разрядно-модульной организации технических средств МП является перенос значительной части затрат по проектированию и производству микропроцессорных средств из сферы групповых методов производства микросхем в область «внешнего» проектирования процессорных средств потребителями микропроцессоров.

Модули структурного состава процессора реализуют функции, перечисленные

вп. 2.2 пособия. Состав разрядно-модульных структур предусматривает реализацию:

•вычислительных секций;

•секций управления выбором адреса очередных микрокоманд;

•секций вспомогательного оборудования.

Ввычислительных секциях разрядно-модульных процессоров для наращивания разрядности ОУ на внешние контакты микросхем вычислительных секций выносятся сигнальные линии входного и выходного битов переноса сумматоров и сигнальные линии управления связями регистров сдвига в сдвиговых операциях. В составе серий секционных МП предусматриваются специализированные микросхемы ускоренной передачи переносов между секциями. Для сокращения количества модулей в процессоре с множеством секций в одном корпусе размещается от четырёх до восьми схем ускоренной передачи переносов. Эти микросхемы входят в состав вспомогательного оборудования разрядно-модульных структур и не являются необходимыми, но позволяют сделать задержку распространения переноса независимой от числа секций и сократить время выполнения операции суммирования и при наращивании разрядности ОУ процессора. Для управления цепями регистров сдвига при переключениях направления сдвига необходимы внешние коммутаторы, не предусмотренные составом секций. В разрядно-модульных структурах в связи с переменным составом секций набор контролируемых признаков результата выполнения операций АЛУ ограничен битом переноса (бит Carry — Cr), битом знака (старший бит результата в операциях над числами со знаком) и битом переполнения (бит OVEr — V = Cr mod 2Cr − 1). Формирование признаков нуля, чётности (и других), а также сохранение признаков должны обеспечиваться сторонними средствами. Число операций обработки в вычислительных секциях определено их спецификацией, и обычно это арифметические операции сложения, вычитания в модификациях с битом переноса и логические операции сложения, умножения, инверсии, исключения.

Для построения автомата управления выбором адреса очередных микрокоманд в разрядно-модульных структурах предусматривается распространённый набор условий:

•обращение к нулевому адресу, где может быть размещена микропрограмма извлечения внешней команды;

•формирование адреса по принятому коду внешней команды;

•формирование переходов по счётчику линейной микропрограммы;

•формирование переходов с ветвлениями адресов микропрограммы по условиям внешних запросов и по признакам ОУ.

Микропрограммы функционирования разрядно-модульного процессора с начального нулевого адреса и по адресам иных условий размещаются в управляющей

140	Глава 4. Микроконтроллеры и микропроцессорные системы

памяти микропрограмм, модули которой могут входить в состав вспомогательного оборудования. В составе секций не предусматриваются средства адресации УУ и коммутации внешних команд, данных и адресов УПИ. Их реализация на элементах серий широкого применения возлагается на проектировщика. С учётом спецификации сигнальных линий вычислительных секций, секций управления выбором адреса очередных микрокоманд, управления добавленным оборудованием по переключению соединений секций при сдвиговых операциях и сохранению признаков в разрядно-модульных процессорах должен быть сформирован формат слова микрокоманды и подготовлены микропрограммы для загрузки в управляющую память. Для углублённого изучения примеров построения разрядно-модульных УУ и ОУ на примере двух- и четырехразрядных секций можно рекомендовать пособие [8].

4.8 Контрольные вопросы по главе 4

Раздел 4.1

1)Что следует понимать под обозначением УСО?

2)Какие функции относятся к УСО в составе ЭВС?

3)Какие структуры управления принято относить к автоматизированным?

4)При каком условии устройство может быть самонастраивающимся?

5)Какая структура управления относится к позиционной?

6)Какая состав имеет устройство сбора и обработки информации?

7)Какой состав режимов МП в устройстве позволяет относить его к МПК?

8)Какой состав режимов МП в устройстве позволяет относить его к МПС?

9)Чем отличаются синхронные и асинхронные обмены данными?

10)Что есть синхронный или асинхронный порт МПК?

11)Какой недостаток имеет структура МПК с дешифратором адреса в порту?

12)Какой недостаток имеет структура МПК с центральным дешифратором?

13)Какие ограничения определяют состав и базис синхронных портов МПК?

14)Какие ограничения определяют состав и базис асинхронных портов?

15)Какие варианты селекторов портов МПК применяются и когда?

16)Чем отличается ПМ МПК от ПМ МПУ? Какие атрибуты имеет ПМ МПК?

17)Как учитываются атрибуты ПМ МПК в программах управления?

Разделы 4.2–4.3

1)Какой алгоритм соответствует побитовой передаче через контакты SID и SOD МП 1821ВМ85А?

2)Какие недостатки имеет программная побитовая передача данных?

3)Для чего применяются преобразователи формата Пак/Пск и Пск/Пак?